[发明专利]三维非易失性存储器装置及其制造方法

权利要求书

1.一种半导体装置，该半导体装置包括：

存储块，所述存储块包括多个存储器串，所述多个存储器串中的每一个包括一个或更多个虚设晶体管，

其中，所述多个存储器串中的每一个中包括的每个所述虚设晶体管根据每个所述存储器串的结交叠而被编程为不同的程度。

2.根据权利要求1所述的半导体装置，其中，所述多个存储器串中的每一个包括至少一个漏极选择晶体管、多个存储器单元、至少一个源极选择晶体管和所述虚设晶体管，并且

其中，所述虚设晶体管联接在位线和所述漏极选择晶体管之间或者源极线和所述源极选择晶体管之间。

3.根据权利要求1所述的半导体装置，其中，所述多个存储器串中的每一个包括沟道结构，所述沟道结构包括结，并且所述结交叠是指在所述沟道结构中形成所述结的范围。

4.根据权利要求1所述的半导体装置，其中，所述虚设晶体管当中的所述结交叠小于参考值的虚设晶体管被负编程。

5.根据权利要求4所述的半导体装置，其中，具有更小的结交叠的虚设晶体管被更多地负编程。

6.根据权利要求1所述的半导体装置，其中，所述虚设晶体管当中的所述结交叠大于参考值的虚设晶体管被编程。

7.根据权利要求6所述的半导体装置，其中，具有更大的结交叠的虚设晶体管被更多地编程。

8.一种半导体装置，该半导体装置包括：

层叠结构，所述层叠结构包括字线、层叠在所述字线上的至少一条选择线、以及层叠在所述选择线上的至少一条虚设线；

沟道层，所述沟道层穿过所述层叠结构；以及

多个焊盘，多个所述焊盘被形成为分别联接到所述沟道层，

其中，多个虚设晶体管位于所述沟道层和所述至少一条虚设线的交叉处，并且多个所述虚设晶体管根据每个所述焊盘的高度而被编程为不同的程度。

9.根据权利要求8所述的半导体装置，其中，多个所述虚设晶体管当中的包括高度小于参考值的焊盘的虚设晶体管被负编程为具有低阈值电压。

10.根据权利要求9所述的半导体装置，其中，当所述焊盘的高度较小时，所述虚设晶体管被更多地负编程。

11.根据权利要求8所述的半导体装置，其中，多个所述虚设晶体管当中的包括高度大于参考值的焊盘的虚设晶体管被编程为具有大的阈值电压。

12.根据权利要求11所述的半导体装置，其中，当所述焊盘的高度较大时，所述虚设晶体管被更多地编程。

13.根据权利要求8所述的半导体装置，其中，所述焊盘具有比所述沟道层高的杂质浓度。

14.一种制造半导体装置的方法，该方法包括以下步骤：

形成层叠结构；

形成穿过所述层叠结构的多个开口；

分别在多个所述开口中形成沟道层；以及

在所述开口中形成联接到所述沟道层的多个焊盘，

其中，每个存储器串包括一个或更多个虚设晶体管，并且所述一个或更多个虚设晶体管根据每个所述焊盘的高度而被编程为不同的程度。

15.根据权利要求14所述的方法，该方法还包括以下步骤：

在所述沟道层中形成间隙填充层；以及

蚀刻所述间隙填充层，

其中，在所述间隙填充层被蚀刻的区域形成所述焊盘。

16.根据权利要求14所述的方法，其中，所述一个或更多个虚设晶体管当中的包括高度小于参考值的焊盘的虚设晶体管被负编程以减小阈值电压。