[发明专利]三维非易失性存储器装置及其制造方法

说明书

三维非易失性存储器装置及其制造方法。一种半导体装置，其包括具有多个存储器串的存储块，多个存储器串中的每一个包括一个或更多个虚设晶体管，其中，根据每个存储器串的结交叠，包括在多个存储器串中的每个虚设晶体管被编程为不同的程度。

技术领域

各种实施方式总地涉及非易失性存储器装置及其制造方法，更具体地，涉及具有改善的操作特性的非易失性存储器装置以及制造该非易失性存储器装置的方法。

背景技术

半导体存储器装置是由诸如硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)之类的半导体材料制成的储存装置。半导体存储器装置分为易失性存储器装置和非易失性存储器装置。

易失性存储器装置在断电时丢失所存储的数据。易失性存储器装置的示例可以包括静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器装置可以独立于电力的可用性地保存所存储的数据。非易失性存储器装置的示例可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。闪存通常可以分为NOR型存储器和NAND型存储器。

在非易失性存储器的制造阶段，蚀刻工艺可能不是完全均匀的，这导致焊盘的高度变化。此外，杂质从焊盘到沟道层的扩散导致结交叠的差异。存储器串之间的焊盘高度差异和结交叠差异导致操作的低效率。

发明内容

根据实施方式，一种半导体装置可以包括：存储块，其具有多个存储器串，多个存储器串中的每一个包括一个或更多个虚设晶体管，其中，包括在多个存储器串中的每个存储器串中的每个虚设晶体管根据每个存储器串的结交叠被编程为不同的程度。

根据实施方式，一种半导体装置可以包括：层叠结构，其包括字线、层叠在字线上的至少一条选择线、以及层叠在选择线上的至少一条虚设线；沟道层，其穿过层叠结构；以及焊盘，其形成为分别联接至沟道层，其中，虚设晶体管位于沟道层和虚设线的交叉处，并且虚设晶体管根据每个焊盘的高度被编程为不同的程度。

根据实施方式，一种制造半导体装置的方法可以包括：形成层叠结构；形成穿过层叠结构的开口；分别在开口中形成沟道层；以及在开口中形成联接到沟道层的焊盘，其中，每个存储器串包括一个或更多个虚设晶体管，并且一个或更多个虚设晶体管根据每个焊盘的高度被编程为不同的程度。

附图说明

现在将在下文中参照附图更全面地描述示例实施方式；然而，它们可以按照不同的形式来实施，并且不应该被解释为限于本文阐述的实施方式。相反，提供这些实施方式是为了使本公开将是彻底的和完整的，并且将示例性实施方式的范围完全传达给本领域技术人员。

在附图中，为了清楚例示，可能夸大了尺寸。应当理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相似的附图标记始终表示相似的元件。

图1是例示根据实施方式的半导体装置的配置的框图；

图2A至图2C是例示根据实施方式的半导体装置的存储器串的电路图；

图3例示了根据实施方式的存储器串MS按照三维形式布置的实施方式；

图4例示了根据实施方式的存储器串MS按照三维形式布置的实施方式；

图5A至图5C是例示根据实施方式的半导体装置的结构的截面图；

图6是例示根据实施方式的调整半导体装置的虚设晶体管的阈值电压的方法的流程图；

图7是例示虚设晶体管被编程的程度的曲线图；

图8A至图8F是例示根据实施方式的制造半导体装置的方法的截面图；