[发明专利]低功耗静态随机存取存储器的存储单元及应用

权利要求书

1.一种低功耗静态随机存取存储器的存储单元，是直接用于二位乘二位乘法计算的SRAM储存单元，其特征在于，包括五条字线及四条位线，五条字线分别为字线一(WWL1)、字线二(WWL1B)、字线三(WWL2)、字线四(WWL2B)及字线五(RWL)，四条位线分别为位线一(BL1L)、位线二(BL1R)、位线三(BL2L)及位线四(BL2R)，将控制写入位线一(BL1L)、位线二(BL1R)、位线三(BL2L)及位线四(BL2R)的字线一(WWL1)、字线二(WWL1B)、字线三(WWL2)、字线四(WWL2B)与输入数据结合，让读取位线(RBL)的模拟电压值所表示的乘法只用于乘数和被乘数不同的情况，从而将读取位线(RBL)达到的电压摆幅降低，其中：

位线一(BL1L)与NMOS管Q1的源极相连，字线二(WWL1B)与NMOS管Q1的栅极相连，NMOS管Q1的漏极分别连接PMOS管Q2的漏极、PMOS管Q3的栅极、NMOS管Q4的漏极及NMOS管Q5的栅极，PMOS管Q2的源极及PMOS管Q3的源极接VCC，NMOS管Q4的源极及NMOS管Q5的源极接地；

NMOS管Q6的漏极分别连接PMOS管Q2的栅极、PMOS管Q3的漏极、NMOS管Q4的栅极、NMOS管Q5的漏极及NMOS管Q7的栅极，NMOS管Q6的栅极与字线一(WWL1)相连，NMOS管Q6的源极与位线二(BL1R)相连；

NMOS管Q7的源极接地，NMOS管Q7的漏极与NMOS管Q8的漏极相连，NMOS管Q8的栅极连接字线五(RWL)，NMOS管Q8的源极连接读取位线(RBL)；

位线四(BL2R)与NMOS管Q9的源极相连，字线四(WWL2B)与NMOS管Q9的栅极相连，NMOS管Q9的漏极分别连接PMOS管Q10的漏极、PMOS管Q11的栅极、NMOS管Q12的漏极及NMOS管Q13的栅极，PMOS管Q10的源极及PMOS管Q11的源极接VCC，NMOS管Q12的源极及NMOS管Q13的源极接地；

NMOS管Q14的漏极分别连接PMOS管Q10的栅极、PMOS管Q11的漏极、NMOS管Q12的栅极、NMOS管Q13的漏极及NMOS管Q15的栅极，NMOS管Q14的栅极与字线三(WWL2)相连，NMOS管Q14的源极与位线三(BL2L)相连；

NMOS管Q15的源极接地，NMOS管Q15的漏极与NMOS管Q16的漏极相连，NMOS管Q16的栅极连接字线五(RWL)，NMOS管Q16的源极连接读取位线(RBL)；

改变8T位单元的存储点和读取位线(RBL)相连的通道晶体管的宽度，宽度越大、放电速度越快，代表了存储的高位信息，宽度小的对应存储低位的信息，其中，由PMOS管Q2、PMOS管Q3、NMOS管Q4、NMOS管Q5、NMOS管Q6、NMOS管Q7及NMOS管Q8组成一个8T位单元，由PMOS管Q10、PMOS管Q11、NMOS管Q12的栅极、NMOS管Q13、NMOS管Q14、NMOS管Q15、NMOS管Q16组成另一个8T位单元；

NMOS管Q8的栅极与NMOS管Q16的栅极相连，并且共同连接字线五(RWL)；

NMOS管Q8的源极与NMOS管Q16的源极相连，并且共同连接读取位线(RBL)。

2.一种如权利要求1所述的低功耗静态随机存取存储器的存储单元构成的阵列，其特征在于，包括N行M列的如权利要求1所述的存储单元，对于第m列存储单元中第n行存储单元而言，m＝1,2,…,M，n＝1,2,…,N，有：

当前存储单元的字线一(WWL1)、字线二(WWL1B)、字线三(WWL2)、字线四(WWL2B)与第n位输入相连，当前存储单元的位线一(BL1L)、位线二(BL1R)、位线三(BL2L)及位线四(BL2R)与当前第m列存储单元中的其他所有存储单元的位线一(BL1L)、位线二(BL1R)、位线三(BL2L)及位线四(BL2R)形成第m位输出，当前存储单元的读取位线(RBL)与第m列存储单元中第n+1行存储单元的字线五(RWL)相连。