[发明专利]一种装置和方法

权利要求书

1.一种装置，所述装置包括经由总线与存储器耦接的内存管理单元，所述内存管理单元包括：

第一缓存单元，用于存储多个第一源操作数和一个第一写地址；

第二缓存单元，用于存储至少一对第二源操作数和第二目的地址；

写缓存模块，用于对多条存储指令的目的地址进行判断，以将其中与连续的目的地址对应的多个源操作数存储到所述第一缓存单元，并将不连续的目的地址以及与所述不连续的目的地址对应的源操作数存储到所述第二缓存单元，所述第一写地址为所述连续的目的地址的首地址；

总线传输模块，用于在写突发传输模式下将所述第一缓存单元内的多个第一源操作数和所述第一写地址经由所述总线传输给所述存储器，在其他传输模式下，逐次地将所述第二缓存内的每对所述第二源操作数和所述第二目的地址经由所述总线传输给所述存储器。

2.根据权利要求1所述的装置，所述第一缓存单元还存储有指示数据和标识数据，所述指示数据用于表示所述多个第一源操作数是否有效，所述标识数据用于表示与所述多个第一源操作数对应的目的地址的连续方式。

3.根据权利要求2所述的装置，所述总线传输模块包括：

突发判断单元，用于根据所述指示数据和所述标识数据判断是否可以开始写突发传输模式传输模式，并确定与所述多个第一源操作数对应的目的地址为递增连续地址还是递减连续地址；

突发传输单元，用于当与所述多个第一源操作数对应的目的地址为递增连续地址，则在写突发传输模式下，将所述第一写地址和所述多个第一源操作数传输给所述总线；如果当与所述多个第一源操作数对应的目的地址为递减连续地址，则在写突发传输模式下，将所述第一写地址和表示所述递减连续地址的标识以及多个第一源操作数发送给所述总线。

4.根据权利要求3所述的装置，所述总线直接转发给所述存储器，所述存储器根据递增连续地址或递减连续地址，进行不同的写操作。

5.根据权利要求3所述的装置，所述总线将所述多个第一源操作数从递减连续地址调整为递增连续地址，并将调整后的所述多个第一源操作数和所述第一写地址发送给所述存储器。

6.根据权利要求1所述的装置，将所述多个第一源操作数合并成多个写数据，每个写数据的数据长度相同，并以写数据为单位进行写突发传输模式下的数据传输。

7.根据权利要求6所述的装置，所述写数据的数据长度等于所述总线的数据位宽。

8.根据权利要求6所述的装置，所述写突发传输单元还包括：当所述写数据的数据长度小于所述总线的数据位宽时，通过截止标识指示传输到所述总线上的有效数据。

9.根据权利要求1所述的装置，所述总线传输模块以地址和数据分开的方式进行写突发传输模式下的数据传输。

10.根据权利要求1所述的装置，还包括：根据与所述首地址对应的存储指令的时间要求，判断当前是否启动所述总线传输模块。

11.根据权利要求1所述的装置，所述写缓存模块还包括：从指令流水线结构的LSU部件的缓存中获取所述多条存储指令的源操作数和目标地址。

12.根据权利要求1至11任一项所述的装置，所述装置为处理器核或处理器，所述总线和存储器位于所述装置的内部。

13.根据权利要求1至11任一项所述的装置，所述装置为处理器核或处理器，所述总线和存储器位于所述装置的外部。