[发明专利]GOA电路以及显示面板

权利要求书

1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：输入模块、第一输出模块、第二输出模块、下拉模块以及下拉维持模块；

所述输入模块接入上一级级传信号以及第一电压信号，并电性连接于第一节点，所述输入模块用于在上一级级传信号控制下，将所述第一节点的电位上拉至所述第一电压信号的电位；

所述第一输出模块接入时钟信号，并电性连接于所述第一节点，所述第一输出模块在所述第一节点的电位控制下，根据所述时钟信号输出本级级传信号；

所述第二输出模块接入所述时钟信号，并电性连接于第二节点，所述第二输出模块用于在所述第二节点的电位控制下，根据所述时钟信号输出扫描信号；

所述下拉模块接入下一级级传信号以及第二电压信号，并电性连接于第一节点，所述下拉模块用于在所述下一级级传信号控制下将所述第一节点的电位下拉至所述第二电压信号的电位；

所述下拉维持模块接入第一电压信号、第三电压信号以及电源信号，并电性连接于所述第一节点、所述本级级传信号以及扫描信号，所述下拉维持模块用于根据所述第一电压信号、第三电压信号、电源信号以及第一节点的电位，维持所述本级级传信号以及扫描信号的电位至所述第三电压信号的电位；

所述下拉维持模块包括第五晶体管、第六晶体管、第七晶体管、第八晶体管以及第九晶体管；

所述第五晶体管的栅极电性连接于第三节点，所述第五晶体管的源极电性连接于所述第二电压信号，所述第五晶体管的漏极电性连接于所述第一节点；

所述第六晶体管的栅极电性连接于第四节点，所述第六晶体管的源极电性连接于所述第二电压信号，所述第六晶体管的漏极电性连接于所述第一输出模块；

所述第七晶体管的栅极电性连接于所述第四节点，所述第七晶体管的源极电性连接于所述第三电压信号，所述第七晶体管的漏极电性连接于所述第二输出模块；

所述第八晶体管的栅极电性连接于所述第一电压信号，所述第八晶体管的源极电性连接于所述第一电压信号，所述第八晶体管的漏极电性连接于第三节点；

所述第九晶体管的栅极电性连接于所述第一节点，所述第九晶体管的源极电性连接于所述电源信号，所述第九晶体管的漏极电性连接于所述第三节点。

2.根据权利要求1所述的GOA电路，其特征在于，所述输入模块包括第一晶体管；

所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述第一电压信号，所述第一晶体管的漏极电性连接于所述第一节点。

3.根据权利要求2所述的GOA电路，其特征在于，所述第一输出模块包括第二晶体管；

所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接所述本级级传信号，所述第二晶体管的源极电性连接于所述第六晶体管的漏极，所述第二晶体管的漏极电性连接于所述时钟信号。

4.根据权利要求3所述的GOA电路，其特征在于，所述第二输出模块包括第三晶体管以及自举电容；

所述第三晶体管的栅极电性连接于所述第二节点，所述第三晶体管的源极电性连接于所述扫描信号，所述第三晶体管的源极电性连接于所述第七晶体管的漏极，所述第三晶体管的漏极电性连接于所述时钟信号；

所述自举电容的第一端电性连接于所述第二节点，所述自举电容的第二端电性连接于所述第三晶体管的源极。

5.根据权利要求4所述的GOA电路，其特征在于，所述下拉模块包括第四晶体管；

所述第四晶体管的栅极电性连接于所述下一级级传信号，所述第四晶体管的源极电性连接于所述第一节点，所述第四晶体管的漏极电性连接于所述第二电压信号。

6.根据权利要求1所述的GOA电路，其特征在于，所述第一电压信号为恒压高电平信号。

7.根据权利要求1所述的GOA电路，其特征在于，所述第二电压信号以及第三电压信号均为恒压低电平信号。

8.根据权利要求7所述的GOA电路，其特征在于，所述第三电压信号的电位大于所述第二电压信号的电位。

9.一种显示面板，其特征在于，包括权利要求1-8任一项所述的GOA电路。