[发明专利]半导体器件封装方法及半导体器件

说明书

本公开涉及一种半导体器件封装方法，包括：提供至少一个晶片，所述晶片具有活性面和晶片背面；将至少一个所述晶片排布在面板上形成面板组件；在至少一个所述晶片的活性面一侧形成导电层和/或介电层。该封装方法有助于提高封装的生产效率，降低封装价格；提高晶片的封装有效使用区域；提高封装产品的参数稳定性，提高良率。本公开还涉及一种半导体器件，包括：至少一个裸片，所述裸片具有裸片活性面和裸片背面；形成在至少一个所述裸片背面的塑封层；形成在至少一个所述裸片的活性面的复合层。该半导体器件能够避免产生翘曲。

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体器件的封装方法和半导体器件。

背景技术

近年来，随着电子设备小型轻量化以及信息处理量需求增大，小型量轻、运行速度快的芯片成为市场主流需求。芯片级封装CSP(Chip Scale Package)由于体积小，厚度薄，芯片产生的热可以通过很短的通道传导到外界，芯片长时间运行的可靠性高，线路阻抗小，芯片运行速度快等优势，成为最先进的集成电路封装形式，CSP封装芯片在电子设备中迅速获得应用。

晶圆级芯片尺寸封装(wafer level CSP)是在单个晶片的活性表面通过例如甩光胶、光刻、显影、溅射、电镀、剥膜等工艺形成导电层；在导电层上形成绝缘层，将形成导电层和绝缘层的晶片分割成单粒芯片完成封装。

(1)由于采用单个晶片进行各工艺步骤，使得芯片的封装生产效率低下，封装成本高昂。

(2)另一方面，如图8所示，是现有技术中晶圆级芯片尺寸封装通常所使用的导电层形成装置的导电夹具示意图。晶圆级芯片尺寸封装(wafer level CSP)的导电层形成过程中，需要用导电层形成装置的导电夹具夹住晶片的外围，然后将晶片浸入导电层形成装置的处理槽的处理液中形成导电层。然而这种工艺需要在晶片的外围留出导电夹具夹持的区域：包括电连接接触点对应的电连接区域以及密封件所对应的密封区域。所以晶片外围至少3mm的区域是无效区域，即外围区域的裸片不能用于封装生产芯片。由于晶片价格高昂，这种无效区域的存在大大提升了封装的价格。

(3)再一方面，由于导电层形成过程中的电流密度在晶片表面的分布不均匀，使得晶片外围区域形成的导电层较厚，内围区域形成的导电层较薄，使同一批封装产品的参数不稳定。

晶圆级芯片尺寸封装以上三方面的缺陷限制了CSP的应用。

发明内容

本公开提出了一种半导体器件的封装方法，以提高封装的生产效率，降低封装价格。该封装方法采用面板级的封装取代晶圆级芯片尺寸封装中采用单个晶片进行封装。

(1)利用面板组件将待封装晶圆连为一个整体，使得同一时间进行多个晶圆的封装，提高封装的生产效率，降低封装价格；

(2)面板组件的空白区可以提供用于和导电层形成装置的电连接点接触的区域；以及空白区可以提供用于和导电层形成装置的密封件密合的区域，从而增大晶片的封装有效使用区域；

(3)面板组件的空白区可以提供形成金属模拟图案的区域，从而提高封装产品的参数稳定性，提高良率。

本公开还提出了一种半导体器件，该半导体器件的背面具有塑封层，能够避免产生翘曲。

一种半导体器件封装方法，包括：

提供至少一个晶片，所述晶片具有活性面和晶片背面；

将至少一个所述晶片排布在面板上形成面板组件；

在所述面板组件上的所述晶片的所述活性面上形成导电层；

在所述晶片的所述活性面和所述导电层上形成介电层。

在一些实施例中，所述晶片的所述活性面包括焊垫和绝缘保护层，所述导电层形成在所述焊垫和所述绝缘保护层上，所述导电层和所述焊垫电连接，用于将焊垫引出。