[发明专利]半导体器件及其电接触结构、制造方法

权利要求书

1.一种半导体器件的电接触结构，其特征在于，所述电接触结构包括：

一衬底，所述衬底具有核心区和周边区以及位于所述核心区和周边区的交界处的隔离结构；

多个接触插塞，形成于所述核心区和所述隔离结构的上方；

其中，至少最靠近所述周边区的第一个接触插塞，形成于所述隔离结构上方并与所述隔离结构接触，其余的接触插塞与所述核心区的核心元件的上方且底部与相应的所述核心元件的有源区接触。

2.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞的底部完全重叠在所述隔离结构上。

3.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞的底部一部分重叠在所述隔离结构上，另一部分重叠在与所述隔离结构紧挨的核心元件的有源区上。

4.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞的底部伸入到所述隔离结构的内部。

5.如权利要求4所述的电接触结构，其特征在于，所述第一个接触插塞的底部伸入到所述隔离结构的内部的深度小于其余的所述接触插塞的底部伸入到相应的有源区内的深度。

6.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞仅有一侧与其最近邻的埋入在所述衬底的栅极接触。

7.如权利要求1所述的电接触结构，其特征在于，所述第一个接触插塞与其最近邻的形成在所述核心区上方的至少一个接触插塞的顶部相联在一起。

8.如权利要求7所述的半导体器件的电接触结构，其特征在于，所述顶部相联一起的所有接触插塞构成倒U形电接触结构或者梳状电接触结构。

9.如权利要求1所述的半导体器件的电接触结构，其特征在于，还包括相互独立的接触垫，形成在其余的各个接触插塞的顶部，并一一对应地与相应的接触插塞的顶部电接触。

10.一种半导体器件，其特征在于，包括：

衬底，所述衬底具有核心区、周边区以及位于所述核心区和所述周边区的交界处的隔离结构，所述核心区中形成有多个核心元件；

层间介质层，覆盖在所述半导体衬底上；以及，

如权利要求1～9中任一项所述的半导体器件的电接触结构，所述电接触结构形成于所述层间介质层中，其中，至少最靠近所述周边区的第一个接触插塞，形成于所述隔离结构上方并与所述隔离结构接触，其余的接触插塞与所述核心区的核心元件的上方且底部与所述核心元件的有源区接触。

11.如权利要求10所述的半导体器件，其特征在于，所述半导体器件为DRAM，所述核心区为存储区，所述核心元件为存储晶体管，所述电接触结构为存储节点接触结构；所述半导体器件还包括多个电容器，各个电容器的底部分别与所述第一个接触插塞和其余的各个接触插塞的顶部接触。

12.如权利要求11所述的半导体器件，其特征在于，所述第一接触插塞上接的电容器的尺寸是其余的各个接触插塞上接的电容器的尺寸的1.3～2.3倍。

13.一种权利要求1～9中任一项所述的半导体器件的电接触结构的制造方法，其特征在于，包括：

提供衬底，所述衬底具有核心区、周边区以及位于所述核心区和所述周边区的交界处的隔离结构，所述核心区中形成有多个核心元件；

在所述衬底上形成层间介质层，并在所述层间介质层中形成多个接触孔，其中，至少最靠近所述周边区的第一个接触孔贯穿所述层间介质层并暴露出部分所述隔离结构，其余的接触孔贯穿所述层间介质层并暴露出相应的核心元件的有源区；

在各个所述接触孔中形成相应的接触插塞。