[发明专利]包括具有TSV的存储器叠层的半导体模块

权利要求书

1.一种半导体模块，包括：

处理器件和存储器叠层，所述处理器件和存储器叠层可操作地彼此耦接并且耦接到基板，

其中，所述存储器叠层包括基底裸片和在所述基底裸片上的存储器裸片，

其中，所述存储器裸片包括外存储体区、中央TSV区、第一内存储体区和第二内存储体区以及第一非中央TSV区，以及

其中，所述中央TSV区设置在所述外存储体区与所述第二内存储体区之间，而所述第一非中央TSV区设置在所述第一内存储体区与所述第二内存储体区之间。

2.如权利要求1所述的半导体模块，其中：

所述第一内存储体区设置成与所述存储器裸片的一侧相邻，

所述第二内存储体区设置成与所述中央TSV区相邻。

3.如权利要求1所述的半导体模块，其中：

所述存储器裸片还包括第二非中央TSV区和第三内存储体区，所述第二非中央TSV区和所述第三内存储体区设置在所述第二内存储体区与所述第一非中央TSV区之间，

所述第二非中央TSV区设置成与所述第二内存储体区相邻，而所述第三内存储体区设置成与所述第一非中央TSV区相邻。

4.如权利要求3所述的半导体模块，其中，从所述处理器件到所述第一非中央TSV区的电路径比从所述处理器件到所述第二非中央TSV区的电路径短。

5.如权利要求1所述的半导体模块，其中，从所述处理器件到所述中央TSV区的电路径比从所述处理器件到所述第一非中央TSV区的电路径长。

6.如权利要求1所述的半导体模块，其中，所述中央TSV区与所述外存储体区相邻，而所述外存储体区与所述存储器裸片的一侧相邻。

7.如权利要求1所述的半导体模块，其中，所述基板包括模块板和中介层，并且其中所述处理器件和所述存储器叠层并排地位于所述中介层上。

8.如权利要求1所述的半导体模块，其中，所述基底裸片包括：

电路占用区；

中央TSV占用区；

第一PHY占用区和第二PHY占用区；以及

第一非中央TSV占用区，

其中，所述中央TSV占用区设置在所述电路占用区与所述第二PHY占用区之间，而所述第一非中央TSV占用区设置在所述第一PHY占用区与所述第二PHY占用区之间。

9.如权利要求8所述的半导体模块，

其中，所述存储器叠层包括垂直穿通所述存储器裸片的中央TSV和第一非中央TSV，

其中：

所述中央TSV占用区、所述中央TSV区和所述中央TSV彼此垂直重叠，以及

所述第一非中央TSV占用区、所述第一非中央TSV区和所述第一非中央TSV彼此垂直重叠。

10.一种半导体模块，包括：

处理器件和存储器叠层，所述处理器件和所述存储器叠层可操作地彼此耦接，

其中，所述存储器叠层包括：

多个存储器裸片，其层叠在基底裸片上；以及

多个TSV，其穿透所述多个存储器裸片，

其中，所述基底裸片包括电路占用区、中央TSV占用区、非中央TSV占用区和PHY占用区，

其中，从所述处理器件到所述电路占用区的第一距离比从所述处理器件到所述中央TSV占用区的第二距离长，

从所述处理器件到所述非中央TSV占用区的第三距离比所述第二距离短，以及

从所述处理器件到所述PHY占用区的第四距离比所述第二距离短但比所述第三距离大。

11.如权利要求10所述的半导体模块，其中，所述多个存储器裸片中的每个存储器裸片包括：

中央TSV区，其与所述中央TSV占用区垂直重叠；以及

非中央TSV区，其与所述非中央TSV占用区垂直重叠。