[发明专利]包括具有TSV的存储器叠层的半导体模块

说明书

本申请提供一种包括具有TSV的存储器叠层的半导体模块。一种半导体模块，包括：模块板、在模块板上的中介层以及并排设置在中介层上的处理器件和存储器叠层，其中，存储器叠层包括基底裸片和在基底裸片上的存储器裸片，其中，所述存储器裸片包括外存储体区、中央TSV区、第一内存储体区和第二内存储体区以及第一非中央TSV区，其中，中央TSV区设置在外存储体区与第二内存储体区之间，而第一非中央TSV区设置在第一内存储体区与第二内存储体区之间。

相关申请的交叉引用

本申请要求于2018年10月5日提交的韩国专利申请10-2018-0118916的优先权，其全部内容通过引用合并于此。

技术领域

本公开总体而言涉及一种半导体模块，并且更具体地，涉及包括具有穿通硅通孔(TSV)的存储器叠层的半导体模块。

背景技术

开发具有用于下一代高性能计算机的高带宽的半导体模块越来越受到关注。通常，所提出的半导体模块包括主机处理器件和多个层叠的存储器件(即，存储器叠层)。存储器叠层可以使用TSV来与处理器件通信。通常，TSV可以布置在公共区中，并且不能区分频繁访问的数据和不频繁访问的数据。结果，存储器叠层的效率通常很低。

发明内容

本发明的示例性实施例针对半导体存储器件、存储器叠层和半导体模块，它们呈现出改进的效率和性能。

本发明的示例性实施例针对半导体存储器件、存储器叠层和半导体模块，它们具有用于频繁访问的数据的短数据路径，使得频繁访问的数据可以被储存在相对近的存储体中。

本发明的示例性实施例针对半导体存储器件、存储器叠层和半导体模块，它们具有相对长的数据路径和相对短的数据路径。

应注意的是，本发明不限于所描述的示例性实施例，并且本领域技术人员从以下描述中可以清楚地理解所描述的示例性实施例的其他实施例或变型。

根据本公开的一个实施例，所述半导体模块包括模块板和在模块板上的中介层。半导体模块还包括在中介层上并排设置的处理器件和存储器叠层。存储器叠层包括基底裸片和在基底裸片上的存储器裸片，其中，存储器裸片包括外存储体区、中央TSV区、第一内存储体区和第二内存储体区以及第一非中央TSV区。中央TSV区设置在外存储体区与第二内存储体区之间，而第一非中央TSV区设置在第一内存储体区与第二内存储体区之间。

第一内存储体区可以设置成与存储器裸片的一侧相邻，而第二内存储体区可以设置成与中央TSV区相邻。

存储器裸片还可以包括第二非中央TSV区和第三内存储体区，所述第二非中央TSV区和第三内存储体区设置在第二内存储体区与第一非中央TSV区之间，并且第二非中央TSV区可以设置成与第二内存储体区相邻，而第三内存储体区可以设置成与第一非中央TSV区相邻。

从处理器件到第一非中央TSV区的电路径可以比从处理器件到第二非中央TSV区的电路径短。

从处理器件到中央TSV区的电路径可以比从处理器件到第一非中央TSV区的电路径长。

基底裸片可以包括电路占用区、中央TSV占用区、第一PHY占用区和第二PHY占用区以及第一非中央TSV占用区，其中，中央TSV占用区设置在电路占用区与第二PHY占用区之间，而第一非中央TSV占用区设置在第一PHY占用区与第二PHY占用区之间。

存储器叠层可以包括垂直穿透存储器裸片的中央TSV、第一非中央TSV和第二非中央TSV，其中，中央TSV占用区、中央TSV区和中央TSV彼此垂直重叠，以及第一非中央TSV占用区、第一非中央TSV区和第一非中央TSV彼此垂直重叠。