[发明专利]光刻曝光补值模式

说明书

本发明涉及光刻曝光补值模式，涉及半导体集成电路制造技术，通过建立高阶的HOWA3补值模式，应用于在光刻区使用的CMP机台与后段制程工艺中使用的CMP机台不同的半导体集成电路的制造工艺流程中，可产生6个补值项目，且可提高光刻曝光补偿精度。

技术领域

本发明涉及半导体集成电路制造技术，尤其涉及一种光刻曝光补值模式。

背景技术

随着半导体集成电路制造技术的发展及半导体集成电路集成度的提高，在半导体集成电路的制造过程中中，光刻(Lithography)技术对晶圆表面的平坦程度(Non-uniformity)的要求越来越高。化学机械研磨或化学机械抛光(Chemical MechanicalPolishing，以下简称CMP)是目前机械加工中唯一可以实现表面全局平坦化的技术，其综合了化学腐蚀作用和机械去除作用。

化学机械研磨技术综合了化学研磨和机械研磨的优势。单纯的化学研磨，表面精度较高，损伤低，完整性好，不容易出现表面/亚表面损伤，但是研磨速率较慢，材料去除效率较低，不能修正表面型面精度，研磨一致性比较差。单纯的机械研磨，研磨一致性好，表面平整度高，研磨效率高，但是容易出现表面层/亚表面层损伤，表面粗糙度值比较低。化学机械研磨吸收了两者各自的优点，可以在保证材料去除效率的同时，获得较完美的表面，得到的平整度比单纯使用这两种研磨要高出1-2个数量级，并且可以实现纳米级到原子级的表面粗糙度。目前的化学机械研磨技术CMP的实施须依赖于大型的操作机台即化学机械研磨机台比如应用材料公司(Applied Materials Inc，以下简称AMAT)的LK机台。

半导体集成电路制造是通过光刻、刻蚀、沉积以及注入等多种工艺在衬底上形成叠层结构的过程。叠层结构中不同材料层之间的关联性容易影响半导体器件的性能。因此为了提高半导体器件的性能，半导体制造过程中，每一图案化材料均需与前一图案化材料层之间实现对准，即半导体工艺需满足一定的套刻精度(Overlay)。如果对准误差较大，则半导体器件的性能受到影响，甚至出现连接层未对准而引起短路或器件失效的问题。

在进行光刻曝光前，根据晶圆在曝光面内的侧移、旋转以及翘曲的程度，获得相应的侧移补偿量(Translation,Tra.)、旋转补偿量(Rotation,Rot.)以及扩张补偿量(Expansion,Exp.)。根据侧移补偿量、旋转补偿量以及扩张补偿量调整光刻曝光参数，实现曝光对准。

然而现有的半导体集成电路的制造工艺流程中光刻区到后段制程会进行CMP机台改变，如从LK改成LKP，由于不同CMP机台导致CMP工艺的差异，从金属层之后，光刻曝光在迭加结果(线性补值)产生变化。具体的，请参阅图1，图1为一实施例的CMP机台变化引起的补值问题示意图，如图1所示，采用LK机台进行CMP工艺后的扩张补偿量补值110与采用LKP机台进行CMP工艺后的扩张补偿量补值120变化不同，采样到的扩张补偿量补值变化较大，也即因CMP机台改变导致一个lot中第1片到25片，迭加扩张补偿量量测值产生有越来越大的趋势。然而，目前对于一个CMP机台的晶圆一个lot中第1片至25片的迭加扩张补偿量补值，是非常固定的，25片采用同一个补值，对于因CMP机台改变导致一个lot中第1片到25片，迭加扩张补偿量量测值产生有越来越大的趋势再采用同一个补值,已无法较好地进行光刻曝光补偿。

因此基于半导体集成电路的制造工艺流程中,光刻区到后段制程会进行CMP机台改变而导致现有补值模式无法进行较好地光刻曝光补偿的问题，业界亟待提出新的补值模式。

发明内容

本发明的目的在于提供一种光刻曝光补值模式，以在半导体集成电路的制造工艺流程中光刻区到后段制程会进行CMP机台改变的工艺流程下提高光刻曝光补偿精度。