[发明专利]卷积电路、处理器、芯片、板卡和电子设备

说明书

本申请涉及一种卷积电路、处理器、芯片、板卡和电子设备。该卷积电路包括中央叶结构和多个节点叶结构，且中央叶结构和每个节点叶结构通过互联总线连接，其中中央叶结构能够将待处理数据通过互联总线分发至多个节点叶结构；每个节点叶结构，对接收到的输入神经元数据进行卷积运算，得到卷积运算结果，并将所述卷积运算结果通过互联总线发送至中央叶结构，采用该主从式结构的卷积电路，能够避免了大量逻辑拥塞的问题。

技术领域

本申请涉及计算机技术领域，特别是涉及一种卷积电路、处理器、芯片、板卡和电子设备。

背景技术

随着数字电子技术的不断发展，各类人工智能(Artificial Intelligence，AI)芯片成为了当前科技产业和社会关注的热点。卷积电路(core)作为芯片中运算电路的重要电路，其性能尤为重要。

目前的处理器内部有大量的卷积电路承担深度学习运算，这些卷积电路集中在一起进行布局布线，有可能会造成逻辑单元的拥塞，从而导致芯片面积的浪费。

发明内容

基于此，有必要针对上述技术问题，提供一种能够避免逻辑单元拥塞的卷积电路、处理器、芯片、板卡和电子设备。

第一方面，本申请实施例提供一种卷积电路，包括：中央叶结构和多个节点叶结构；所述中央叶结构和每个所述节点叶结构通过互联总线连接；所述中央叶结构，包括数据拆分电路和数据分发电路；

所述数据拆分电路，用于在将待处理数据进行拆分，得到多个待处理数据子集；

所述数据分发电路，用于将多个所述待处理数据子集作为输入神经元数据，通过所述互联总线分发至多个所述节点叶结构；

每个所述节点叶结构，用于对接收到的所述输入神经元数据进行卷积运算，得到卷积运算结果，并将所述卷积运算结果通过所述互联总线发送至所述中央叶结构。

在其中一个实施例中，所述中央叶结构还包括：中央输入缓存单元和中央输出缓存单元；

所述中央输入缓存单元，用于缓存所述中央叶结构的输入神经元数据。

在其中一个实施例中，所述中央叶结构还包括中央输出缓存单元；

所述中央输出缓存单元，用于将每个所述节点叶结构通过所述互联总线回传的所述卷积运算结果进行缓存。

在其中一个实施例中，所述节点叶结构包括：多个权值缓存单元、节点输入缓存单元、节点神经运算单元和节点输出缓存单元；

每个所述权值缓存单元，用于存储部分权值数据或部分权值更新数据；

所述节点输入缓存单元，用于输入所述节点叶结构的输入神经元数据；

所述节点神经运算单元，用于对所述节点叶结构的输入神经元数据，和所述部分权值数据或所述部分权值更新数据进行卷积运算，得到卷积运算的所述运算结果；其中，所述卷积运算结果包括输出神经元数据或输出神经元部分和；

所述节点输出缓存单元，用于将所述卷积运算结果输出。

在其中一个实施例中，所述节点神经运算单元包括：乘法器阵列、加法器阵列和处理电路阵列；所述乘法器阵列包括多个乘法器，所述加法器阵列包括多个加法器，所述处理电路阵列包括多个处理电路；

所述乘法器阵列，用于将输入所述输入神经元数据，和部分权值数据或部分权值更新数据对应相乘，得到乘法结果；

所述加法器阵列，用于将所述乘法结果进行累加，得到累加结果；

所述处理电路阵列，用于采用多段线性插值拟合的方法对所述累加结果进行非线性函数变换，得到输出神经元数据或输出神经元部分和。