[发明专利]电路板上倒装芯片减薄方法、研磨钻头和固定底座

说明书

本申请涉及一种电路板上倒装芯片减薄方法、研磨钻头和固定底座；所述方法包括以电路板上待减薄倒装芯片远离固定底座的方式将电路板粘贴在固定底座上；在研磨钻头的研磨端面上粘贴研磨膜，对待减薄倒装芯片的背面进行研磨，直至待减薄倒装芯片的厚度达到预设研磨厚度；去除研磨膜，并在研磨钻头的研磨端面上粘贴抛光布，对待减薄倒装芯片的背面进行抛光，直至待减薄倒装芯片的厚度达到预设抛光厚度，实现对焊接在电路板上的倒装芯片直接减薄，减少传统技术中将倒装芯片从电路板上拆卸下来的次数，减少多次高温焊接工艺对倒装芯片的热损伤，从而保证减薄前后的倒装芯片的性能不受损，大大地提高减薄前后的试验验证、辐射试验的效率。

技术领域

本申请涉及集成电路测试技术领域，特别是涉及一种电路板上倒装芯片减薄方法、研磨钻头和固定底座。

背景技术

随着我国航天事业的迅猛发展，高性能、高可靠性、高集成度、低功耗、小重量、小尺寸半导体器件及集成电路的应用越来越普遍。倒装封装易于实现芯片的高密度、高性能和小型化封装，成为近年来多功能及高I/O(Input/Output，输入/输出)引脚封装，如CPU(central processing unit、中央处理器)、DSP(digital signal processing，数字信号处理芯片)、FPGA(Field－Programmable Gate Array，即现场可编程门阵列)等高端器件的最佳选择而被广泛应用。

空间恶劣的辐射环境，存在着银河、太阳、俘获带三大辐射来源，其中的高能重离子和质子在空间电子学系统中产生的单粒子效应，会使器件逻辑状态改变、数据丢失、功能中断甚至大电流烧毁失效等，严重威胁航天器的安全运行。为提前对宇航元器件在轨事件风险进行评估，需要开展基于地面的抗辐射能力评估试验。

然而，对倒装封装集成电路进行单粒子效应辐射试验时，无法实现芯片的正面辐射试验，重离子只能从芯片背面入射，穿过衬底后到达有源区。而且地面加速器可提供的重离子能量和射程有限，不能穿透芯片外部的封装材料，所以，试验前需要将衬底减薄至特定厚度(一般为100微米)之内，目前技术需要对焊接在电路板上的倒装封装集成电路进行反复拆装才能完成测试，因此，在实现过程中，发明人发现传统技术中至少存在如下问题：传统技术无法直接对焊接在电路板上的倒装封装集成电路进行减薄。

发明内容

基于此，有必要针对传统技术无法直接对焊接在电路板上的倒装封装集成电路进行减薄的问题，提供一种电路板上倒装芯片减薄方法和研磨钻头。

为了实现上述目的，一方面，本申请实施例提供了一种电路板上倒装芯片减薄方法，包括以下步骤：

以电路板上待减薄倒装芯片远离固定底座的方式将电路板粘贴在固定底座上；

在研磨钻头的研磨端面上粘贴研磨膜，对待减薄倒装芯片的背面进行研磨，直至待减薄倒装芯片的厚度达到预设研磨厚度；研磨钻头为研磨端面直径与待减薄倒装芯片宽度相应的研磨钻头；

去除研磨膜，并在研磨钻头的研磨端面上粘贴抛光布，对待减薄倒装芯片的背面进行抛光，直至待减薄倒装芯片的厚度达到预设抛光厚度。

在其中一个实施例中，在研磨钻头的研磨端面上粘贴研磨膜，对待减薄倒装芯片的背面进行研磨，直至待减薄倒装芯片的厚度达到预设研磨厚度的步骤，包括：

在研磨钻头的研磨端面上粘贴第一粒度研磨膜，对待减薄倒装芯片的背面进行粗磨，直至达到预设粗磨厚度；

去除第一粒度研磨膜，并在研磨钻头的研磨端面上粘贴第二粒度研磨膜，对待减薄倒装芯片的背面进行细磨，直至达到预设研磨厚度；第二粒度研磨膜的粒度小于第一粒度研磨膜的粒度。

在其中一个实施例中，第一粒度研磨膜为45微米粒度的研磨膜。

在其中一个实施例中，第二粒度研磨膜为30微米粒度的研磨膜。