[发明专利]三维半导体存储器装置

权利要求书

1.一种三维半导体存储器装置，包括：

外围电路结构，其位于第一衬底上；

第二衬底，其位于所述外围电路结构上；

第一堆叠结构、第二堆叠结构、第三堆叠结构和第四堆叠结构，所述第一堆叠结构、所述第二堆叠结构、所述第三堆叠结构和所述第四堆叠结构在所述第二衬底上在第一方向上间隔开；

第一支承连接件和第二支承连接件，所述第一支承连接件和所述第二支承连接件在所述第二堆叠结构与所述第三堆叠结构之间；

第三支承连接件和第四支承连接件，所述第三支承连接件和所述第四支承连接件在所述第三堆叠结构与所述第四堆叠结构之间；以及

穿通电介质图案，其穿过所述第一堆叠结构和所述第二衬底，

其中，所述第一支承连接件和所述第二支承连接件之间的第一距离与所述第三支承连接件和所述第四支承连接件之间的第二距离不同。

2.根据权利要求1所述的三维半导体存储器装置，其中，所述第一距离小于所述第二距离。

3.根据权利要求1所述的三维半导体存储器装置，还包括所述第二堆叠结构与所述第三堆叠结构之间的第五支承连接件，

其中，所述第二支承连接件在所述第一支承连接件与所述第五支承连接件之间，并且

其中，所述第二距离等于所述第一支承连接件与所述第五支承连接件之间的第三距离。

4.根据权利要求1所述的三维半导体存储器装置，还包括在所述第二堆叠结构与所述第三堆叠结构之间的第五支承连接件和第六支承连接件，

其中，在所述第一方向上从所述第三支承连接件延伸的线在所述第一支承连接件与所述第二支承连接件之间延伸，并且

其中，在所述第一方向上从所述第四支承连接件延伸的线在所述第五支承连接件与所述第六支承连接件之间延伸。

5.根据权利要求1所述的三维半导体存储器装置，其中，所述第一支承连接件的一部分和所述第三支承连接件的一部分在所述第一方向上彼此重叠。

6.根据权利要求1所述的三维半导体存储器装置，其中，所述第一支承连接件至所述第四支承连接件具有相同的平面面积。

7.根据权利要求1所述的三维半导体存储器装置，其中，所述第一支承连接件和所述第二支承连接件中的每一个的各自的平面面积大于所述第三支承连接件和所述第四支承连接件中的每一个的各自的平面面积。

8.根据权利要求1所述的三维半导体存储器装置，其中，所述第一堆叠结构至所述第四堆叠结构中的每一个包括堆叠在所述第二衬底上的地选择栅电极、单元栅电极和串选择栅电极，

其中，所述第一支承连接件和所述第二支承连接件将所述第二堆叠结构的第一单元栅电极连接至所述第三堆叠结构的第二单元栅电极，并且

其中，所述第三支承连接件和所述第四支承连接件将所述第三堆叠结构的第二单元栅电极连接至所述第四堆叠结构的第三单元栅电极。

9.根据权利要求1所述的三维半导体存储器装置，还包括在所述第一堆叠结构与所述第二堆叠结构之间的第一单元连接件和第二单元连接件，

其中，所述第一堆叠结构和所述第二堆叠结构中的每一个包括按次序堆叠在所述第二衬底上的第一栅电极、第二栅电极、第三栅电极，所述第三栅电极暴露出所述第二栅电极的一端的顶表面，

其中，所述穿通电介质图案穿过所述第二栅电极，

其中，所述第一单元连接件将所述第一堆叠结构的第二栅电极连接至所述第二堆叠结构的第二栅电极，

其中，所述第二单元连接件将所述第一堆叠结构的第二栅电极连接至所述第二堆叠结构的第二栅电极，并且

其中，在所述第一方向上从所述穿通电介质图案延伸的线在所述第一单元连接件与所述第二单元连接件之间延伸。