[发明专利]芯片的扫频装置、方法和电子设备

说明书

本申请实施例公开了一种芯片的扫频装置、方法和电子设备，能够在保证多芯片平衡工作的同时，提高芯片的工作频率和算力。该芯片的扫频装置包括：N组芯片，设置于电路板M个电压域上，其中，该N组芯片中的每组芯片包括至少一个芯片，M、N为大于1的正整数；控制器，连接于该N组芯片，用于对N组芯片进行扫频测试，以确定该N组芯片中每个芯片的最高频率，根据该N组芯片中每个芯片的最高频率，确定该N组芯片中每个芯片的工作频率，其中，该M个电压域中的至少两个电压域的芯片的工作频率之和相同。

技术领域

本申请涉及芯片技术领域，并且更为具体地，涉及一种芯片的扫频装置、方法和电子设备。

背景技术

随着信息技术的发展，在人工智能(Artificial Intelligence，AI)、数字凭证处理等领域中，对进行数据运算处理的芯片的算力要求不断快速提升。

目前，在一些数据处理专用的装置中，处理器采用多个芯片进行计算，以提高数据处理的速度。一般情况下，对多个芯片进行扫频确定其统一的工作频率。若多个芯片中的某个芯片性能较差时，其带来的木桶效应会造成其它多个芯片的工作频率偏低，影响其它多个芯片的算力，从而影响装置的系统性能。

因此，如何解决在扫频过程中由于性能较差的芯片带来的木桶效应，提高多个芯片的工作频率和算力，且保证多个芯片工作平衡，是一项亟待解决的问题。

发明内容

本申请实施例提供了一种芯片的扫频装置、方法和电子设备，能够在保证多芯片平衡工作的同时，提高芯片的工作频率和算力。

第一方面，提供一种芯片的扫频装置，包括：N组芯片，设置于电路板M个电压域上，其中，该N组芯片中的每组芯片包括至少一个芯片，M、N为大于1的正整数；控制器，连接于该N组芯片，用于对N组芯片进行扫频测试，以确定该N组芯片中每个芯片的最高频率，根据该N组芯片中每个芯片的最高频率，确定该N组芯片中每个芯片的工作频率，其中，该M个电压域中的至少两个电压域的芯片的工作频率之和相同。

本申请的技术方案，通过扫频测试得到N组芯片中每个芯片的最高频率，在基于每个芯片最高频率的基础上，考虑不同电压域之间的芯片运行的平衡，确定每个芯片的工作频率，使至少两个电压域上芯片的工作频率之和相等，从而在保证系统平衡的基础上，提高整个N组芯片的工作频率，从而提高整个N组芯片的算力和性能。

在一种可能的实现方式中，该控制器用于：根据该N组芯片中每个芯片的最高频率，对M个电压域中每个电压域上的多个芯片的最高频率进行排序；

将目标芯片的最高频率确定为相同序号的多个芯片的工作频率，其中，该相同序号的多个芯片的最高频率中，该目标芯片的最高频率最小。

在一种可能的实现方式中，该M个电压域中的每个电压域上设置有N个芯片，该控制器用于：对该M个电压域中的每个电压域上的N个芯片的最高频率进行排序；

将该目标芯片的最高频率确定为相同序号的M个芯片的工作频率，其中，该相同序号的M个芯片的最高频率中，该目标芯片的最高频率最小。

在一种可能的实现方式中，该控制器用于：对该M个电压域中的每个电压域的N个芯片的最高频率按照大小排序为1至N，其中，最高频率大小相同的芯片按照位置顺序进行排序。

在一种可能的实现方式中，该N组芯片中的每组芯片包括M个芯片，该M个芯片分别位于该M个电压域。

在该实现方式中，每个电压域上的N个芯片分别属于N组，对N组芯片依次进行扫频测试时，同一个电压域上的芯片不同时进行扫频测试，即同一个电压域上的芯片在扫频时不会相互干扰，使得确定得到的每个最高频率更为准确。

在一种可能的实现方式中，该N组芯片在该电路板上呈N列排列，该M个电压域上的芯片在该电路板上呈M行排列。