[发明专利]SiC基板的评价方法和SiC外延晶片的制造方法

说明书

本发明的SiC基板的评价方法中，对层叠外延层之前的SiC基板的第1面照射激励光，提取从所述第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光，观察带状堆垛层错。

技术领域

本发明涉及SiC基板的评价方法和SiC外延晶片的制造方法。

本申请基于2018年10月15日在日本提出申请的专利申请2018-194020号主张优先权，将其内容引用于此。

背景技术

碳化硅(SiC)的绝缘击穿电场比硅(Si)大一个数量级，带隙比硅大3倍。另外，碳化硅(SiC)具有热传导率比硅(Si)高3倍左右等特性。期待碳化硅(SiC)被应用于功率器件、高频器件、高温工作器件等。

使用了SiC的半导体等器件(以下称为SiC器件)被形成于在SiC基板上形成了外延层而得到的SiC外延晶片上。以下，将形成外延层之前的晶片称为SiC基板，将形成了外延层之后的晶片称为SiC外延晶片。

SiC基板是对SiC锭进行切片而得到的。SiC外延晶片具有SiC基板和外延层。外延层采用化学气相生长法(Chemical Vapor Deposition：CVD)等层叠于SiC基板的一个面上。外延层成为SiC器件的活性区域。

在半导体器件中广泛应用的Si基板能够以高品质制作，不需要外延层。相对于此，SiC基板的缺陷比Si基板多。外延层是为了SiC器件的高品质化而形成的。

专利文献1记载了采用光致发光法来评价外延层形成后的SiC外延晶片的表面。

发明内容

有时SiC器件在以正向施加电压时，特性下降(发生双极劣化)。双极劣化的原因之一被认为是单层肖克利型堆垛层错。在活性区域中包含基面位错的SiC器件以正向施加电压时，该基面位错扩展而形成单层肖克利型堆垛层错。该双极劣化在初期特性评价中无法发现，存在外流的可能性。因此，双极劣化作为应该解决的课题占有很大比重。

化学蚀刻法和光致发光法全都是对成为双极劣化原因的缺陷进行确定的代表性方法。化学蚀刻法用碱对SiC结晶的表面进行化学蚀刻。化学蚀刻法是有损检查，无法将使用过的基板用于制作器件。

光致发光法是对基板的表面照射激励光，对得到的光致发光的光进行观测的方法。光致发光法是无损的，能够将使用过的基板用于制作器件。

另一方面，认为光致发光法在将外延层层叠后的SiC外延晶片的评价中是有用的，但难以评价将外延层层叠前的SiC基板。因为SiC基板与外延层相比具有多数的杂质能级。外延层的杂质浓度为例如1×10¹⁵atom/cm³～1×10¹⁶atom/cm³左右，而SiC基板为例如1×10¹⁸atom/cm³左右。杂质浓度高时，得到的光致发光光谱变宽，变得难以确定特定的缺陷。

成为双极劣化原因的缺陷之中，也有的SiC基板的缺陷被外延层继承。如果能够在SiC基板的时间点确定缺陷，则能够提高高品质SiC外延晶片的制造成品率。要求能够无损地区分特定缺陷的方法。

本发明是鉴于上述问题而完成的，其目的是提供一种在层叠外延层之前的SiC基板的时间点，能够对带状堆垛层错进行确定的SiC基板的评价方法。

成为双极劣化原因的缺陷已知基面位错等。基面位错随着结晶生长技术的进步而减少。随着基面位错的减少，进行了对其他缺陷进行确定并抑制的研究。基于这样的研究，作为新的缺陷关注于带状堆垛层错，发现了能够在SiC基板的时间点、即在SiC基板层叠外延层之前的时间点对带状堆垛层错进行确定的方法。

即，本发明为了解决上述课题，提供以下手段。