[发明专利]阵列基板及其制作方法、显示装置

说明书

本发明提供一种阵列基板及其制作方法、显示装置，该阵列基板包括：衬底基板以及设置于衬底基板上的GOA电路和PLG走线，PLG走线用于连接GOA电路与源极IC，PLG走线被划分为至少两组，同一组的PLG走线的线宽相同，不同组的PLG走线的线宽不同，GOA信号包括级联信号和非级联信号；至少两组包括第一PLG走线组和至少一个第二PLG走线组，第一PLG走线组传输级联信号，第二PLG走线组传输所述非级联信号，第一PLG走线组的线宽小于第二PLG走线组的线宽，第一PLG走线组位于第二PLG走线组远离衬底基板的显示区域的一侧。本发明中，可以将一些组的PLG走线的线宽设置的较小，以减少PLG走线所占的面积。

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

显示行业中，为了降低了显示装置的材料成本，实现显示装置的窄边框设计，更多的栅极驱动电路采用GOA技术(Gate Driver on Array，阵列基板行驱动，即把栅极驱动电路集成在阵列基板上)。

GOA电路可以通过PLG走线(Propel Link Gate，连接栅极)连接至源极集成电路(IC)，接收源极IC输出的信号。当显示装置为高PPI(Pixels Per Inch，像素密度)的显示装置时，PLG走线的个数较多，在扇出区域(layout)占用的面积较大，从而不利于实现窄边框。

发明内容

本发明实施例提供一种阵列基板及其制作方法、显示装置，用于解决现有的PLG走线在扇出区域占用空间大，不利于实现窄边框的问题。

为了解决上述技术问题，本发明是这样实现的：

第一方面，本发明实施例提供了一种阵列基板，包括衬底基板以及设置于所述衬底基板的外围区域的GOA电路和PLG走线，所述PLG走线用于连接所述GOA电路与源极集成电路，所述PLG走线被划分为至少两组，同一组的PLG走线的线宽相同，不同组的PLG走线的线宽不同，不同组的PLG走线用于传输不同类型的GOA信号，所述GOA信号包括级联信号和非级联信号；所述至少两组包括第一PLG走线组和至少一个第二PLG走线组，所述第一PLG走线组用于传输级联信号，所述第二PLG走线组用于传输所述非级联信号，所述第一PLG走线组的线宽小于所述第二PLG走线组的线宽，所述第一PLG走线组位于所述第二PLG走线组远离所述衬底基板的显示区域的一侧。

可选的，同一组的PLG走线设置于同一区域，不同组的PLG走线设置于不同区域。

可选的，所述非级联信号包括：驱动信号和控制信号；

所述第二PLG走线组的数量为一个，所述第二PLG走线组中包括第二PLG走线和第三PLG走线，所述第二PLG走线用于传输驱动信号，所述第三PLG走线用于传输控制信号。

可选的，同一组的PLG走线用于传输相同类型的GOA信号。

可选的，所述非级联信号包括：驱动信号和控制信号；

所述第二PLG走线组的数量为两个，其中一个所述第二PLG走线组中包括第二PLG走线，另一个所述PLG走线组中包括第三PLG走线，所述第二PLG走线用于传输驱动信号，所述第三PLG走线用于传输控制信号。

可选的，所述第三PLG走线的线宽小于所述第二PLG走线的线宽。

可选的，所述第三PLG走线位于所述第二PLG走线靠近所述显示区域的一侧。

可选的，所述GOA电路包括多个级联的移位寄存器单元和消隐输入子单元；

所述消隐输入子单元包括：公共输入电路、第一传输电路和第二传输电路；