[发明专利]一次性可编程(OTP)存储器设备和测试OTP存储器设备的方法

权利要求书

1.一种一次性可编程OTP存储器设备，包括：

单元阵列电路，包括OTP单元阵列和虚设单元块，其中所述OTP单元阵列包括耦合到多条位线、多条读取字线和多条电压字线的多个OTP存储单元，并且所述虚设单元块耦合到所述多条读取字线和所述多条电压字线；

行解码器，通过所述多条读取字线和所述多条电压字线耦合到所述虚设单元块和所述OTP单元阵列；

列解码器，通过所述多条位线耦合到所述OTP单元阵列；

写入感测电路，耦合到所述列解码器；和

控制电路，被配置为基于命令和地址来控制所述单元阵列电路、所述行解码器和所述写入感测电路，

其中所述单元阵列电路还包括隔离电路，所述隔离电路被配置为响应于第一测试模式下的控制代码，切断从所述行解码器传输到所述OTP单元阵列的第一电压和第二电压。

2.根据权利要求1所述的OTP存储器设备，其中所述隔离电路包括多个单位隔离电路，并且所述多个单位隔离电路中的每一个耦合到所述读取字线和所述电压字线中的相应的读取字线和电压字线对，

其中所述单位隔离电路中耦合到由所述行解码器选择的所选读取字线和电压字线对的所选单位隔离电路被配置为：响应于所述控制代码将所述第一电压和所述第二电压放电到地。

3.根据权利要求2所述的OTP存储器设备，其中所述多个单位隔离电路中的第一单位隔离电路包括：

第一p沟道金属氧化物半导体PMOS晶体管，在所述读取字线中的第一读取字线的第一节点处耦合到所述行解码器，并且在所述第一读取字线的第二节点处耦合到所述OTP单元阵列；

第一n沟道金属氧化物半导体NMOS晶体管，与所述第一PMOS晶体管并联耦合在所述第一读取字线的第一节点和所述第一读取字线的第二节点之间；

第二NMOS晶体管和第三NMOS晶体管，串联耦合在所述第一读取字线的第二节点和所述地之间；

第二PMOS晶体管，在所述电压字线中的第一电压字线的第一节点处耦合到所述行解码器，并且在所述第一电压字线的第二节点处耦合到所述OTP单元阵列；和

第四NMOS晶体管和第五NMOS晶体管，串联耦合在所述第一电压字线的第二节点和所述地之间。

4.根据权利要求3所述的OTP存储器设备，其中

所述第二NMOS晶体管和所述第四NMOS晶体管的每一个栅极接收电源电压，

所述行解码器被配置为：

将第一控制代码施加到所述第一PMOS晶体管的栅极；

将第二控制代码施加到所述第一NMOS晶体管的栅极；

将所述第一控制代码施加到所述第三NMOS晶体管的栅极；

将第三控制代码施加到所述第二PMOS晶体管的栅极；并且

将第四控制代码施加到所述第五NMOS晶体管的栅极。

5.根据权利要求4所述的OTP存储器设备，其中在所述第一测试模式下：

响应于所述第一控制代码导通所述第三NMOS晶体管，以将所述第一电压放电到所述地；并且

响应于所述第四控制代码导通所述第五NMOS晶体管，以将所述第二电压放电到所述地。

6.根据权利要求1所述的OTP存储器设备，还包括：

电压发生器，被配置为在所述控制电路的控制下生成多个操作电压，并向所述行解码器提供至少一些所述操作电压作为所述第一电压和所述第二电压，

其中所述单元阵列电路还包括：

测试位线信号发生器，耦合到所述虚设单元块，并被配置为响应于所述第一测试模式下的控制信号，生成第一测试位线信号和第二测试位线信号；和

开关电路，被配置为在所述第一测试模式下将所述第一测试位线信号和所述第二测试位线信号传输到所述位线，并且

其中所述虚设单元块包括多个单位虚设单元，所述多个单位虚设单元中的至少一个耦合到所述读取字线和所述电压字线中的相应的读取字线和电压字线对。