[发明专利]一种内嵌硅控整流器的PMOS器件及其实现方法有效
申请号: | 201910969259.X | 申请日: | 2019-10-12 |
公开(公告)号: | CN110690270B | 公开(公告)日: | 2023-03-14 |
发明(设计)人: | 朱天志 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L27/02 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 曹廷廷 |
地址: | 201315*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 内嵌硅控 整流器 pmos 器件 及其 实现 方法 | ||
1.一种内嵌硅控整流器的PMOS器件,其特征在于,所述PMOS器件包括:
半导体衬底(80);
生成于所述半导体衬底(80)中的N阱(60);
第一高浓度N型掺杂(32)、第一高浓度P型掺杂(20)置于所述N阱(60)的左边,第二高浓度P型掺杂(22)、低浓度N型轻掺杂(30)、第三高浓度P型掺杂(24)置于所述N阱(60)的中间,第二高浓度N型掺杂(34)、第四高浓度P型掺杂(26)置于所述N阱(60)的右边,所述第二高浓度P型掺杂(22)的底部、低浓度N型轻掺杂(30)底部、第三高浓度P型掺杂(24)底部及其中间间隔部分下方设置一层P型ESD掺杂(10);
所述第一高浓度P型掺杂(20)和所述第二高浓度P型掺杂(22)间的上方设置第一P型栅(40),所述第三高浓度P型掺杂(24)和第四高浓度P型掺杂(26)间的上方设置第二P型栅(42);
所述第一高浓度N型掺杂(32)的上方、第一高浓度P型掺杂(20)的上方生成金属硅化物并与所述第一P型栅(40)相连组成所述PMOS器件的阳极,所述第二高浓度P型掺杂(22)、第三高浓度P型掺杂(24)、低浓度N型轻掺杂(30)上方生成金属硅化物并引出电极相连作为所述PMOS器件的阴极,所述第二高浓度N型掺杂(34)的上方、第四高浓度P型掺杂(26)的上方生成金属硅化物并与所述第二P型栅(42)相连组成所述PMOS器件的阳极;
所述PMOS器件的回滞效应特性由所述第二高浓度P型掺杂(22)与第三高浓度P型掺杂(24)的宽度A、所述低浓度N型轻掺杂(30)的宽度B、所述第二高浓度P型掺杂(22)与低浓度N型轻掺杂(30)之间的间隔以及所述低浓度N型轻掺杂(30)与第三高浓度P型掺杂(24)之间的间隔S、所述低浓度N型轻掺杂(30)的掺杂浓度决定,其中A为0.1~1um,B为0.1~2um,S为0~2um,掺杂浓度剂量范围为1E12~1E15/cm2。
2.如权利要求1所述的一种内嵌硅控整流器的PMOS器件,其特征在于,其特征在于:所述第一高浓度P型掺杂(20)、N阱(60)以及P型ESD掺杂(10)构成等效PNP三极管结构。
3.如权利要求1所述的一种内嵌硅控整流器的PMOS器件,其特征在于,其特征在于:所述N阱(60)、P型ESD掺杂(10)与低浓度N型轻掺杂(30)构成等效NPN三极管结构。
4.如权利要求2所述的一种内嵌硅控整流器的PMOS器件,其特征在于,其特征在于:所述第四高浓度P型掺杂(26)、N阱(60)以及P型ESD掺杂(10)构成等效PNP三极管结构。
5.如权利要求1所述的一种内嵌硅控整流器的PMOS器件,其特征在于,其特征在于:所述第一高浓度N型掺杂(32)、第一高浓度P型掺杂(20)之间用浅沟道隔离层隔离,所述第一高浓度P型掺杂(20)的右侧和第二高浓度P型掺杂(22)之间为所述N阱(60)的一部分。
6.如权利要求1所述的一种内嵌硅控整流器的PMOS器件,其特征在于,其特征在于:所述第三高浓度P型掺杂(24)和第四高浓度P型掺杂(26)之间为所述N阱(60)的一部分,所述第四高浓度P型掺杂(26)和第二高浓度N型掺杂(34)间用浅沟道隔离层隔离。
7.一种内嵌硅控整流器的PMOS器件的实现方法,其特征在于:所述方法包括如下步骤:
步骤S1,提供一半导体衬底(80),并于所述半导体衬底(80)中生成一个N阱(60);
步骤S2,将第一高浓度N型掺杂(32)、第一高浓度P型掺杂(20)置于所述N阱(60)的左边,第二高浓度P型掺杂(22)、低浓度N型轻掺杂(30)、第三高浓度P型掺杂(24)置于所述N阱(60)的中间,第二高浓度N型掺杂(34)、第四高浓度P型掺杂(26)置于所述N阱(60)的右边,所述第二高浓度P型掺杂(22)的底部、低浓度N型轻掺杂(30)底部、第三高浓度P型掺杂(24)底部及其中间间隔部分的下方设置一层P型ESD掺杂(10),于所述第一高浓度P型掺杂(20)和所述第二高浓度P型掺杂(22)间的上方设置第一P型栅(40),所述第三高浓度P型掺杂(24)和第四高浓度P型掺杂(26)间的上方设置第二P型栅(42);
步骤S3,于所述第一高浓度N型掺杂(32)的上方、第一高浓度P型掺杂(20)的上方生成金属硅化物并与所述第一P型栅(40)相连组成所述PMOS器件的阳极,将所述第二高浓度P型掺杂(22)、第三高浓度P型掺杂(24)、低浓度N型轻掺杂(30)上方生成金属硅化物并引出电极相连作为所述PMOS器件的阴极,所述第二高浓度N型掺杂(34)的上方、第四高浓度P型掺杂(26)的上方生成金属硅化物并与所述第二P型栅(42)相连组成所述PMOS器件的阳极;
其中,所述PMOS器件的回滞效应特性由所述第二高浓度P型掺杂(22)与第三高浓度P型掺杂(24)的宽度A、所述低浓度N型轻掺杂(30)的宽度B、所述第二高浓度P型掺杂(22)与低浓度N型轻掺杂(30)之间的间隔以及所述低浓度N型轻掺杂(30)与第三高浓度P型掺杂(24)之间的间隔S、所述低浓度N型轻掺杂(30)的掺杂浓度决定,其中A为0.1~1um,B为0.1~2um,S为0~2um,掺杂浓度剂量范围为1E12~1E15/cm2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910969259.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种双向晶闸管及电子产品
- 下一篇:一种高压DMOS器件及其制作方法
- 同类专利
- 专利分类