[发明专利]具有训练操作的半导体系统在审
申请号: | 201910971615.1 | 申请日: | 2019-10-14 |
公开(公告)号: | CN111354411A | 公开(公告)日: | 2020-06-30 |
发明(设计)人: | 洪基汶 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C29/02 | 分类号: | G11C29/02;G11C29/18 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 许伟群;郭放 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 训练 操作 半导体 系统 | ||
1.一种半导体系统,包括:
从设备和主设备,
其中,所述从设备包括多个单位存储区,并且被配置为将通过对参考数据和测试数据进行比较而生成的判定结果数据传送至所述主设备,以及
其中,所述主设备被配置为将所述参考数据和所述测试数据写入所述多个单位存储区中。
2.根据权利要求1所述的半导体系统,
其中,所述多个单位存储区包括存储体,以及
其中,每个存储体包括多个存储单元。
3.根据权利要求1所述的半导体系统,其中,在所述从设备的初始化时段期间执行训练操作。
4.根据权利要求1所述的半导体系统,其中,在所述从设备的上电之后、在所述从设备的上电之后且在刷新操作之后、或者在所述从设备的上电之后、在刷新操作之后且在所述主设备请求时执行训练操作。
5.根据权利要求1所述的半导体系统,其中,所述主设备被配置为将所述参考数据写入所述多个单位存储区之中的第一单位存储区中,并且将全部测试数据写入所述多个单位存储区之中的第二单位存储区中。
6.根据权利要求5所述的半导体系统,其中,所述从设备被配置为将所述判定结果数据写入所述多个单位存储区之中的第三单位存储区中。
7.根据权利要求1所述的半导体系统,其中,所述主设备包括:
控制逻辑,所述控制逻辑被配置为输出与所述训练操作相关联的命令/地址、所述参考数据和所述测试数据;
发送器,所述发送器被配置为发送所述测试数据;以及
接收器,所述接收器被配置为接收所述判定结果数据,
其中,所述发送器包括延迟电路,并且被配置为通过改变所述延迟电路的延迟时间来调整所述测试数据的传输定时。
8.根据权利要求1所述的半导体系统,其中,所述从设备包括:
第一接收器,所述第一接收器被配置为根据参考电压接收所述参考数据和所述测试数据;
发送器,所述发送器被配置为将从所述多个单位存储区输出的数据发送到所述主设备。
第二接收器,所述第二接收器被配置为接收从所述主设备发送的命令/地址;
控制电路,所述控制电路被配置为通过对所述命令/地址进行解码来生成参考电压码信号,并且改变所述参考电压的电平;以及
判定电路,所述判定电路被配置为通过将所述参考数据和所述测试数据进行比较来生成所述判定结果数据。
9.一种半导体系统,包括:
从设备和主设备,
其中,所述从设备包括多个单位存储区和用于对从所述多个单位存储区输出的数据进行并行化的管道寄存器,并且被配置为传送通过经过对参考数据和测试数据进行比较来判定所述测试数据是否通过而生成的判定结果数据,以及
其中,所述主设备被配置为执行第一训练操作和第二训练操作中的至少一个,所述第一训练操作是将所述参考数据和所述测试数据写入所述多个单位存储区中并且检测所述判定结果数据的数据眼图的中心,所述第二训练操作是将所述测试数据写入所述管道寄存器中、读取所述测试数据并判定所读取的测试数据是否通过。
10.根据权利要求9所述的半导体系统,
其中,所述多个单位存储区包括存储体,以及
其中,每个存储体包括多个存储单元。
11.根据权利要求9所述的半导体系统,其中,在所述从设备的上电之后、在所述从设备的上电之后且在刷新操作之后、或者在所述从设备的上电之后、在刷新操作之后且在所述主设备请求时执行所述第一训练操作和所述第二训练操作。
12.根据权利要求9所述的半导体系统,其中,所述主设备被配置为将所述参考数据写入所述多个单位存储区之中的第一单位存储区中,并且将全部测试数据写入所述多个单位存储区之中的第二单位存储区中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910971615.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置的缓冲电路
- 下一篇:电容器组件