[发明专利]晶圆测试卡及晶圆测试方法

说明书

一种晶圆测试卡及晶圆测试方法，其中晶圆测试卡，用于检测待测晶圆，所述待测晶圆内具有像素器件，包括：基板，所述基板包括第一区和第二区，且所述第二区包围所述第一区，所述第二区包括逻辑区；位于所述第一区表面的若干探针；位于所述逻辑区内的逻辑器件，所述逻辑器件用于和像素器件之间构成信号传输。采用所述晶圆测试卡进行晶圆测试，能够提高检测效率，减少损伤。

技术领域

本发明涉及半导体制造领域，特别涉及一种晶圆测试卡及晶圆测试方法。

背景技术

集成电路的制造过程，通常可分为晶圆制程、晶圆测试、封装及最后测试。在芯片封装之前，通常需要对晶圆上的集成电路进行电学性能测试，以判断集成电路是否良好，而完成封装工艺后的集成电路则必须再进行另一次的电学性能测试以筛选出因封装工艺不佳所造成的不良品，进一步提升最终成品的良率。在现有技术中，通常利用一个具有若干探针的晶圆测试卡，将所述晶圆测试卡的探针与晶圆的集成电路进行接触，向所述集成电路施加测试信号，以判断其电学性能是否良好。

在半导体技术领域，堆栈式图像传感器由逻辑晶圆与像素晶圆分开制造后键合而成，由于逻辑晶圆与像素晶圆分开制造，因此制造工艺灵活且成本低，另具有晶圆可用面积大及多功能晶圆可集成在一起的优点，受到青睐。

然而，目前需要在完成整个堆栈式工艺后，对堆栈式图像传感器作暗场和亮场良率检测，导致现有的晶圆测试卡不能单独对于像素晶圆作暗场良率检测。

发明内容

本发明解决的技术问题是提供一种晶圆测试卡及晶圆测试方法，以提高检测效率，减少损失。

为解决上述技术问题，本发明技术方案提供一种晶圆测试卡，用于检测待测晶圆，所述待测晶圆内具有像素器件，包括：基板，所述基板包括第一区和第二区，且所述第二区包围所述第一区，所述第二区包括逻辑区；位于所述第一区表面的若干探针；位于所述逻辑区内的逻辑器件，所述逻辑器件用于和像素器件之间构成信号传输。

可选的，所述探针和逻辑器件电连接。

可选的，所述第二区还包括检测区，所述检测区内具有检测器件。

可选的，所述探针和检测器件电连接。

可选的，所述第一区的个数为一个以上，所述逻辑区的个数为一个以上；当所述第一区的个数为两个以上，所述逻辑区的个数为两个以上时，一个所述第一区表面的若干探针和对应的一个所述逻辑区内的逻辑器件电连接。

可选的，所述第一区的个数范围为1～100，所述逻辑区的个数范围为1～100。

可选的，所述第一区的尺寸范围为1毫米～10毫米。

可选的，所述逻辑区的尺寸范围为1毫米～10毫米。

相应的，本发明的技术方案还提供一种晶圆测试方法，包括：提供待测晶圆，所述待测晶圆内具有像素器件；提供上述任一项所述的晶圆测试卡；将所述探针与所述待测晶圆相接触，使所述像素器件和逻辑器件连接构成信号传输。

可选的，所述待测晶圆还包括：若干接触垫，一个接触垫与对应的一个探针电连接。

可选的，所述待测晶圆包括像素区和位于所述像素区周围的外围区；所述像素器件位于像素区内，所述若干接触垫位于所述外围区内，且若干接触垫包围所述像素区。

可选的，所述待测晶圆包括若干芯片区，每个所述芯片区包括一个所述像素区以及包围所述像素区的外围区；所述晶圆测试卡包括若干第一区和若干逻辑区，每个第一区表面的若干探针与对应的一个外围区内的若干接触垫电连接，每个逻辑区内的逻辑器件与对应的一个像素区内的像素器件电连接。

与现有技术相比，本发明的技术方案具有以下有益效果：