[发明专利]制造集成电路的方法以及由该方法制造的集成电路

说明书

本发明涉及一种用于制造集成电路的方法以及由该方法制造的集成电路。在集成电路制造工艺过程中去除金属互连层的多余金属的方法包括以下步骤：使用包含惰性气体的等离子体，等离子体蚀刻所述金属互连层的多余金属部分一段蚀刻持续时间。该方法还包括在完全去除多余金属部分之前并因此在其上形成有金属互连的电介质表面变得完全暴露之前，停止蚀刻工艺。随后使用第二蚀刻步骤去除包括多余金属的残留物的剩余多余金属部分。

技术领域

本发明涉及一种用于制造集成电路的方法。具体地，本发明涉及在集成电路制造过程中去除金属互连层的多余金属，其中，该金属互连层设置在介电层和集成电路之间。

背景技术

参考附图中的图1，在许多先进的封装工艺中，在电沉积铜柱10或铜再分布层(RDL)之前，使用物理气相沉积法(PVD)形成凸块下金属(UBM)层。UBM通常包括阻挡层13，例如钛(Ti)层、钛-钨合金(TiW)层或等效层，或例如，氮化钛层和钛层(TiN/Ti)的组合，以及在电镀铜过程中承载电流的铜(Cu)籽晶层12。这些籽晶层沉积到有机电介质14上，该电介质通常是覆盖衬底15的聚酰亚胺(PI)14或聚苯并噁唑(PBO)。电镀工艺完成后，通过湿法蚀刻去除不需要的UBM部分，以电隔离新形成的结构。

常规地，使用铵蚀刻去除Cu籽晶层12，其中使用包括Cu(NH₃)4Cl₂、Cu(NH₃)2Cl、NH₃和NH₄Cl的碱性蚀刻剂。然后使用NH₃和水清洁所得到的包括CuO的化学制品。然而，该工艺没有提供相对于侧向蚀刻的垂直蚀刻的选择性，因此导致不期望的铜结构宽度损失(图2)。该问题限制了铜柱10尺寸的下限和间距。

在铜蚀刻之后，使用氢氟酸(HF)溶液湿法蚀刻阻挡层13(例如Ti)的暴露部分。可以看到，由于阻挡层的侧向蚀刻，形成了底切11(图2)。结果，整个结构被削弱并且可能分层，从而导致低产量和/或低可靠性。

在通过湿法蚀刻去除Ti/Cu籽晶12、13之后，由于所使用的蚀刻工艺的各向同性性质，减小了Cu柱宽度，并且Ti层13显示出底切11。已知用各向异性干法蚀刻代替各向同性湿法蚀刻工艺可以解决上述问题，但是已经发现这种方法存在许多问题。

首先，业内众所周知，由于没有挥发性CuF_x或CuCl_x化合物的形成，因此无法使用标准的金属蚀刻等离子体工艺成功地蚀刻Cu。然而，可以使用氩气Ar干法蚀刻工艺来物理溅射铜籽晶12。由于由压板偏压引起的方向性，这种工艺在垂直方向上比在侧向方向上蚀刻得更快，因此避免了上述问题。

为确保合适的器件功能，重要的是金属表面应不含任何可能影响附着力的有机残留物。同样关键的是，PI 14或其他电介质应不含任何会导致线间泄漏电流增加的金属残留物。由于这个原因，通常采用过度蚀刻以确保充分蚀刻晶片的所有区域。当使用如下所述的溅射蚀刻工艺时，这些要求提出了特定的挑战。

在蚀刻过程中，金属将被溅射到电介质14的表面上，甚至可能被注入到电介质14中，在该电介质14中，注入的金属将引起泄漏电流问题和可靠性问题。

在过度蚀刻期间，碳和氧将从暴露的电介质中释放到工艺环境中，从而污染暴露的金属表面。这种碳污染可能会造成问题，因为它将形成很难通过标准方法(例如O₂灰化)去除的金属碳化物。在图3至图6中示出了说明这些问题的数据，这些数据与使用Ar溅射蚀刻以清除Ti/Cu籽晶层(包括50％的过度蚀刻)进行处理的样品有关。图4示出了显著的碳污染(9.6％)。图6示出了大量金属(3％Ti，2％Cu)注入到了电介质中。

发明内容

本发明的一个目的是提供一种针对上述问题的技术方案。