[发明专利]用于卷积运算的装置和方法

权利要求书

1.一种用于卷积运算的装置，包括：

多个乘法器，被配置为分别从第一矩阵和第二矩阵接收矩阵元素，并且将所述第一矩阵和所述第二矩阵中的彼此对应的相应矩阵元素分别相乘以生成多个乘积元素，所述第一矩阵为输入数据集合矩阵，所述第二矩阵为滤波器集合矩阵；

多个分布式缓存，分别耦合至所述多个乘法器并且各自包括多个缓存单元，所述多个分布式缓存被配置为将所述多个乘积元素分别存储在所述多个分布式缓存中的相应缓存单元中；

寄存器延迟链，耦合至所述多个分布式缓存并且包括串联耦合的多个寄存器，所述寄存器延迟链被配置为接收读取控制信号，对所述读取控制信号进行逐级延迟以输出经过逐级延迟的多个读取控制信号，并且向所述多个分布式缓存分别提供所述读取控制信号和所述经过逐级延迟的多个读取控制信号；以及

累加电路，耦合至所述多个分布式缓存，并且所述累加电路被配置为从所述多个分布式缓存接收与所述读取控制信号和所述经过逐级延迟的多个读取控制信号相对应的缓存单元中的乘积元素，并且基于所接收的多个分布式缓存的相应缓存单元中的乘积元素生成累加数据。

2.根据权利要求1所述的装置，其中所述累加电路包括：

多路选择模块，耦合至所述多个分布式缓存，并且被配置为接收与所述读取控制信号和所述经过逐级延迟的多个读取控制信号相对应的缓存单元中的乘积元素；以及

多个累加器，分别耦合至所述多路选择模块，所述多个累加器中的每个累加器被配置为从所述多路选择模块接收所述多个分布式缓存中的与所述累加器相对应的缓存单元的乘积元素，并且基于所接收的乘积元素生成所述累加数据。

3.根据权利要求2所述的装置，其中所述多个累加器的数目等于所述多个分布式缓存中的每个分布式缓存的所述多个缓存单元的数目。

4.根据权利要求1所述的装置，进一步包括：

读取控制信号生成电路，被配置为依次生成与所述多个分布式缓存中的所述多个缓存单元分别相对应的读取控制信号。

5.根据权利要求4所述的装置，其中所述多个分布式缓存被配置为在多个时钟周期中的每个时钟周期将所述多个乘积元素分别存储在所述多个分布式缓存中的与所述时钟周期相对应的缓存单元中，以及

所述读取控制信号生成电路被配置为在所述多个时钟周期中的每个时钟周期生成与所述多个分布式缓存中的相应缓存单元相对应的读取控制信号。

6.根据权利要求5所述的装置，其中所述多个分布式缓存被配置为将各个时钟周期生成的所述多个乘积元素分别顺序地存储在所述多个分布式缓存中的相应缓存单元中，以及

所述读取控制信号生成电路被配置为在所述多个时钟周期中的每个时钟周期生成包括针对所述多个缓存单元中的一个缓存单元的读取地址的所述读取控制信号，并且在下一个时钟周期将所述读取地址增加一个地址单位。

7.根据权利要求6所述的装置，其中所述多个分布式缓存中的每个分布式缓存被配置为将与所述读取地址相对应的缓存单元中的乘积元素输出到所述累加电路。

8.根据权利要求1所述的装置，其中所述装置被包含在现场可编程门阵列中。

9.根据权利要求8所述的装置，其中所述多个分布式缓存中的每个分布式缓存为查找表存储器(LUTM)。

10.根据权利要求1所述的装置，其中所述装置被包含在专用集成电路中。

11.根据权利要求1至10中任一项所述的装置，其中，

所述输入数据集合矩阵包括多个通道的输入数据矩阵，并且所述滤波器集合矩阵包括多个通道的滤波器矩阵，以及

所述输入数据矩阵的通道的数目等于所述滤波器矩阵的通道的数目。

12.根据权利要求11所述的装置，其中所述多个分布式缓存中的每个分布式缓存的所述多个缓存单元的数目等于所述滤波器矩阵的通道的数目。