[发明专利]一种电光调制器

说明书

本申请公开了一种电光调制器，包括脊波导，该脊波导包括脊型部和平板部；脊波导中设有第一掺杂区域和第二掺杂区域，该第一掺杂区域和第二掺杂区域的掺杂类型不同；其中，第一掺杂区域包括设于脊型部中且沿脊型部的延伸方向延伸的竖直区和水平区，以及沿脊型部的延伸方向间隔设置的多个垂直区；第二掺杂区域包括脊型部中除第一掺杂区域外的部分，并与第一掺杂区域的水平区、竖直区和垂直区邻接分别形成包括水平方向、竖直方向和垂直方向的PN结。本申请在脊波导中设计不同方向的多个PN结，扩大了耗尽区的范围，有效提高了调制效率，降低了光损耗，而且不引入额外的寄生电容，避免额外的电容影响调制带宽。

技术领域

本申请涉及光器件技术领域，尤其涉及一种电光调制器。

背景技术

硅基电光调制器是硅基光电子芯片中最重要的有源器件之一，在高速光通信中有着极其重要的作用。其功能是将高速变化的电信号转变为高速变化的光信号。

在单波25G以上应用场景的硅光芯片中，目前最可行、最常用的技术方案是基于等离子色散效应(Plasma dispersion effect)的载流子耗尽型调制器(Carrier DepletionModulator)，其相移区(phase shifter)为脊波导结构，如图1所示，包括脊型部11’和平板部(slab部)12’，形成于脊型部11’中的P型掺杂13’和N型掺杂14’，P型掺杂13’和N型掺杂14’邻接形成沿脊型部的延伸方向延伸的竖直PN结。该结构的调制器，其PN结的耗尽层只在两个P型掺杂13’和N型掺杂14’的邻接处，对脊波导内传播的光信号的调制效率偏低，难以满足高速光通信对高速光调制器高调制效率的要求。

发明内容

本申请的目的在于提供一种电光调制器，具有更高的光调制效率或更低的光损耗。

为了实现上述目的之一，本申请提供了一种电光调制器，包括脊波导，所述脊波导包括脊型部和位于所述脊型部两侧的平板部；

所述脊波导中设有第一掺杂区域和第二掺杂区域，所述第一掺杂区域与所述第二掺杂区域的掺杂类型相反；

所述第一掺杂区域包括设于所述脊型部中且沿所述脊型部的延伸方向延伸的竖直区和水平区，以及沿所述脊型部的延伸方向间隔设置的多个垂直区，所述垂直区沿着与所述脊型部延伸方向垂直的方向延伸至所述脊型部一侧的平板部中；

所述水平区、竖直区与所述垂直区相互连接在一起，所述水平区和所述竖直区的底部高于所述脊波导的底部，所述水平区的宽度小于所述脊型部的宽度；

所述第二掺杂区域包括所述脊型部中除所述第一掺杂区域外的部分，所述第二掺杂区延伸至与所述垂直区相对的另一侧的平板部中；

所述第二掺杂区域与所述第一掺杂区域的水平区、竖直区和垂直区邻接分别形成包括水平方向、竖直方向和垂直方向的PN结。

作为实施方式的进一步改进，所述第一掺杂区域的水平区位于所述竖直区的底部、中部或顶部。

作为实施方式的进一步改进，所述第一掺杂区域的水平区位于所述竖直区的一侧或两侧。

作为实施方式的进一步改进，所述第一掺杂区域的水平区和竖直区的底部比所述脊波导的底部高出至少50nm。

作为实施方式的进一步改进，所述第一掺杂区域的水平区的厚度大于或等于30nm。

作为实施方式的进一步改进，所述所述多个垂直区沿所述脊型部的延伸方向等间距设置。

作为实施方式的进一步改进，所述垂直区的占空比为20％～80％。

作为实施方式的进一步改进，所述垂直区所在的平板部为本征区或第一轻掺杂区域；所述第一轻掺杂区域与所述第一掺杂区域的掺杂类型相同。

作为实施方式的进一步改进，所述水平区的宽度大于或等于所述竖直区的宽度。