[发明专利]半导体封装体及其制造方法

说明书

一种半导体封装体包括重布线结构、至少一个半导体装置及多个散热膜。所述至少一个半导体装置安装在所述重布线结构上。所述多个散热膜以并排的方式设置在所述至少一个半导体装置上，且共同地覆盖所述至少一个半导体装置的上表面。一种制造半导体封装体的方法也被提供。

技术领域

本公开实施例涉及一种半导体封装体及其制造方法。

背景技术

半导体装置用于各种电子应用，例如(举例来说)个人计算机、手机、数字相机及其他电子设备。半导体装置通常通过在半导体衬底之上依序沉积绝缘层或介电层以及导电层以及使用光刻将各个材料层图案化以在半导体衬底上形成电路组件及元件。

在尝试进一步提高电路密度时，已探究了三维(three-dimensional，3D)集成电路(integrated circuit，IC)。在三维集成电路的典型形成工艺中，将两个管芯接合在一起，且在每一管芯与衬底上的接触焊盘之间形成电连接。中介层堆叠是三维集成电路技术的一部分，其中嵌入有硅穿孔(Through-Silicon-Via，TSV)的中介层利用微凸块连接到装置硅。三维集成电路制造工艺流程可被分成两种类型。在衬底上晶片上芯片(chip-on-wafer-on-substrate，CoWoS)工艺流程中，首先将装置硅芯片贴合到硅中介层晶片，接着对硅中介层晶片进行划切。接着将所得的堆叠硅贴合到衬底上。

然而，一些半导体封装体趋于表现出翘曲，其中在处理期间(例如在温度应力期间)出现衬底的翘曲。所述翘曲可能造成可靠性问题(例如贴合到半导体装置的膜型热界面材料的分层)，且这种分层将引起半导体封装体的大的热阻。

发明内容

根据本公开的实施例，一种半导体封装体包括重布线结构、至少一个半导体装置以及多个散热膜。所述至少一个半导体装置安装在所述重布线结构上。所述多个散热膜以并排的方式设置在所述至少一个半导体装置上且共同地覆盖所述至少一个半导体装置的上表面。

根据本公开的实施例，一种半导体封装体包括衬底、经包封半导体封装体、多个散热膜以及封盖。所述经包封半导体封装体设置在所述衬底上。所述多个散热膜以并排的方式设置在所述经包封半导体封装体上且覆盖所述经包封半导体封装体的上表面。所述封盖设置在所述衬底上且接触所述多个散热膜。

根据本公开的实施例，一种制造半导体封装体的方法包括：在衬底上提供经包封半导体封装体；将散热片材切割成多个散热膜；将所述多个散热膜贴合在所述经包封半导体封装体上，其中所述多个散热膜共同地覆盖所述经包封半导体封装体的上表面；在所述衬底上提供封盖，其中所述封盖接触所述多个散热膜。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1到图9示出根据本公开一些示例性实施例的半导体封装体的制造中的中间阶段的剖视图。

图10示出根据本公开一些示例性实施例的半导体封装体的制造中的中间阶段的俯视图。

图11示出根据本公开一些示例性实施例的半导体封装体的制造中的中间阶段的俯视图。

图12示出根据本公开一些示例性实施例的半导体封装体的制造中的中间阶段的俯视图。

图13示出根据本公开一些示例性实施例的半导体封装体的的制造工艺的方块图。

[符号的说明]

10：半导体封装体

12、14：半导体装置

70：经包封半导体封装体

70BS：底表面

80、202：衬底