[发明专利]存储器件的制造方法及该存储器件

说明书

本申请公开了一种存储器件的制造方法及该存储器件，包括：提供一衬底，该衬底包括存储单元区域和外围电路区域；对存储单元区域的有源区进行离子注入；在衬底上沉积隔离层，隔离层的最内层包括氧化硅层，隔离层的最外层包括氮化硅层；对隔离层进行刻蚀，直至衬底平面上的氧化硅层暴露在外；对外围电路区域的源端进行离子注入；在衬底沉积氧化硅层，使衬底上的图形被氧化硅层覆盖；去除存储单元区域的氧化硅层；通过湿刻蚀工艺去除存储单元区域最外层的氮化硅层；对存储区域的漏端进行离子注入。本申请能够在对栅极的侧墙进行减薄的同时不对外围电路的侧墙进行减薄，进而在保证ILD填充良率的基础上，满足外围电路的侧墙厚度以提高击穿电压窗口。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种存储器件的制造方法及该存储器件。

背景技术

非易失性存储(non-volatile memory，NVM)器件的市场占有率越来越高，NVM 器件通常分为两种类型：叠栅(stack gate)存储器件和分栅(split gate)存储器 件，分栅存储器件的。

传统的分栅存储器件采用源端漏端非对称结构，为了满足高密度、高性能、低成本的市场需求，技术节点越做越小，相应的漏端尺寸也缩小至低于50纳米，因此对 侧墙工艺以及介电层(inter layer dielectric，ILD)填充工艺要求越来越高。

在65纳米节点以下的NOR型分栅存储器件的侧墙形成的工艺步骤中，由于漏端 尺寸缩小，侧墙刻蚀后中间仅留很小的缝隙会导致后续ILD填充不良，有孔洞(Void) 产生造成严重的良率问题；如果过多减薄侧墙，虽然能保证存储单元区ILD填充问题， 但会导致外围电路侧墙厚度较薄导致击穿电压窗口不够的问题。

以可擦除可编程只读寄存器隧道氧化层(Erasable Programmable Read OnlyMemory with Tunnel Oxide，ETOX)结构的非易失性存储器件做示例性说明，参考图 1，其示出了ETOX结构的存储器件的俯视图，其包括相互垂直的字线(Word Line， WL)110和位线(Bit Line，BL)120，位于字线110一侧的控制栅(Control Grid) 130。

图2是ETOX结构的存储器件沿图1中的线AA'方向的剖面图，如图2所示，浮栅(Floating Gate，FG)150、控制氧化层140和控制栅130构成的栅极的一侧，是狭 小的漏端101，栅极的周侧形成有侧墙。不难看出，当侧墙较厚时，由于漏端101处 的空间狭小，会导致后续的ILD填充出现良率较低的问题；若对侧墙减薄，由于栅极 的侧墙和外围电路的侧墙是同时形成，会导致外围电路的侧墙较薄导致电压击穿的隐 患。

图3至图12是相关技术提供的存储器件的制造流程图。其中，图3、图5、图7、 图9、图11是存储器件的存储单元区域沿图1中的线AA'方向的剖面图；图4、图6、 图8、图10、图12是存储器件的外围电路区域的剖面图。

在图3和图4所示的步骤中，在衬底上依次执行有源区的光刻，有源区的刻蚀以 及有源区的离子注入步骤；在图5和图6所示的步骤中，同时在存储单元区域和外围 电路上沉积隔离层；在图7和图8所示的步骤中，同时对存储单元区域和外围电路上 的隔离层进行刻蚀，形成侧墙；在图9和图10所示的步骤中，在侧墙上生长氧化层， 对氧化层进行刻蚀处理；在图11和图12所示的步骤中，依次执行对外围电路的源端、 漏端的光刻，对外围电路的源端进行离子注入。

不难看出，由于存储单元区域和外围电路的侧墙形成和刻蚀是同时进行，因此对侧墙进行减薄会导致外围电路的侧墙变薄进而造成电压击穿的隐患。鉴于上述原因， 亟待提供一种65纳米节点以下的存储器件的侧墙形成工艺，在保证存储单元区的ILD 填充良率的基础上，满足外围电路的侧墙厚度以提高击穿电压窗口。

发明内容

本申请提供了一种存储器件的制造方法及存储器件，可以解决相关技术中提供的存储器件的制造方法由于存储单元区域的漏端狭小所导致的ILD填充不良的问题。