[发明专利]一种防翻新芯片及验证方法

说明书

本发明提供一种防翻新芯片及验证方法，所述防翻新芯片包括：计时信号记录装置、控制器和反熔丝存储器，所述计时信号记录装置连接控制器，所述控制器连接反熔丝存储器；所述控制器将计算信号记录装置的使用时间计数数据写入所述反熔丝存储器。本发明在芯片中增加的防翻新电路占用的资源小，安全性高。利用反熔丝一次可编程的特点，使造假者无法对芯片进行篡改，有效保障了芯片的安全，从而使芯片防翻新具备可操作性。

技术领域

本发明涉及芯片生产技术领域，具体涉及一种防翻新芯片及验证方法。

背景技术

芯片质量严重影响着医疗、航空航天、国防、汽车、银行、能源/智能电网等行业的行业安全，芯片仿冒、翻新情况屡禁不止，对电子元件供应链构成了重大威胁。由于可靠性和安全性问题，假冒翻新的集成电路(IC)芯片是电子元件供应链中的一个主要问题，随着假冒技术复杂程度的提高，越来越难发现集成电路是否为翻新产品。

IC芯片供应链面临的主要问题有：对芯片重新贴标签翻新、非法复制、从使用过的旧电路板进行芯片回收等。因此，有必要对假冒翻新的芯片采取安全控制措施，保障消费者的权益。

当前，识别芯片是否为翻新的方法主要是通过人工、物理等方式，以及通过正规渠道采购来避免引入假冒的芯片。随着造假、翻新手段的方式越来越多，很难通过物理方式进行假冒芯片的辨别，并且物理辨别方式受人为因素的影响，准确度和效率也较低。

发明内容

针对现有技术的上述不足，本发明提供一种防翻新芯片和验证方法，以解决上述技术问题。

第一方面，本发明提供一种防翻新芯片，包括：计时信号记录装置、控制器和反熔丝存储器，所述计时信号记录装置连接控制器，所述控制器连接反熔丝存储器；所述控制器将计算信号记录装置的使用时间计数数据写入所述反熔丝存储器。

进一步的，所述计时信号记录装置包括计数器和累加器，所述计数器连接累加器输入端，所述累加器输出端连接控制器；所述计数器根据外部时钟输入的时钟信号生成进位标志；所述累加器对计数器生成的进位标志的数量进行计数。

进一步的，所述芯片还包括地址寄存器，地址寄存器输入端连接反熔丝存储器，地址寄存器输出端连接控制器。

进一步的，所述芯片还包括多路选择器，所述多路选择器输入端分别连接地址寄存器和芯片功能数据输出端。

第二方面，本发明提供一种防翻新芯片验证方法，包括：

将芯片外部时钟输入的时钟信号转换为使用时间计数数据；

将所述使用时间计数数据写入反熔丝存储器；

读取所述反熔丝存储器，若读取到使用时间计数数据则判定芯片为翻新芯片。

进一步的，所述将芯片外部时钟输入的时钟信号转换为使用时间计数数据，包括：

采集外部时钟输入的时钟信号；

监控到所述时钟信号每计数到预设次数则生成一个进位标志；

累计计数所述进位标志数量，并将所述标志数量转换为使用时间计数数据输出。

进一步的，所述将使用时间计数数据写入反熔丝存储器，包括：

读取地址寄存器中的反熔丝存储器的使用状态；

根据所述使用状态选取反熔丝存储器的空闲存储单元；

将所述使用时间计数数据写入所述空闲存储单元。

进一步的，所述读取反熔丝存储器，包括：

通过将多路选择器的引脚调至高电平，将地址寄存器中的反熔丝存储器使用状态输出到芯片外部数据引脚；