[发明专利]一种基于DDR的高效率矩阵转置处理方法

权利要求书

1.一种基于DDR的高效率矩阵转置处理方法，使用DDR3 SDRAM的IP核，其特征在于，为所述IP核搭配一个写RAM和一个读RAM，并包括以下步骤：

步骤一、待转置的矩阵是单个数据64bit的128*128的矩阵，将该待转置矩阵分为128个8*16的小矩阵，即每一行的数据构成了一个小矩阵；

步骤二、在写操作过程中每1个active信号写16个数据：

数据进入写RAM，当写RAM的写入全部完成后，开始DDR的数据写入；

从写RAM读出到DDR的过程中，DDR的地址总线按照突发长度递增，其中地址位变化是对写RAM的读出地址位的变化；在写RAM中，每完成16个数据的读出，就切换到下一行，继续读对应的16个数据；按以上逻辑每完成8行数据的读取是一个小循环；然后，返回至这8行中的第一行，开始下一组16个数据的读取，依次执行以上逻辑，直到当前8行的数据全部完成读取之后，开始下一组8行数据的读出，循环操作，每完成8组数据的读取是一个大循环；按以上的大循环与小循环，最终完成16个大组的数据读取，每个大组中包含8个小组；

DDR中的地址按突发长度为8，DDR的数据写入的具体过程如下：

A)写RAM中每递增16个地址位，即每输出16个数据，地址位先归0，再加128*n；换算至矩阵中，相当于将地址指针指向了下一行的首位，n表示处于第几次大循环，整个写入过程包括16个大循环；

B)当第8行中对应的16个数读出完成之后，再次将地址位归0，加16*n，换算至矩阵中，相当于将地址指针从第8行拉回至第1行，从当前大组的第二行第一个数开始；

C)重复上述步骤A)至步骤B)，直至将1个大组写完；

D)n+1，将地址位归0，加128*8*(n-1)＝1024*(n-1)，从下一大组第一行开始，重复步骤步骤A)至步骤B)；直至将整个矩阵由写RAM到DDR的写入完成；

步骤三、在读操作过程中每1个active信号读8*16个数据；在读出时，通过控制器调控地址，在DDR中按同一行间且数据循环跳读的规则读出，以尽可能地降低行active信号的出现。

2.根据权利要求1所述的基于DDR的高效率矩阵转置处理方法，其特征在于，步骤三中，DDR中每行单次跳读8个数据，即在读RAM中这8个数据的地址按顺序递增，DDR中每行共读出16次；读出方式为：在一行中每读出一个数据就跳到下一个小块的对应位置，即越过中间间隔的15个数据；当读出本次循环的第8个数据之后，DDR的地址指针指向本行第一个小块中，尚未读出的首位数据的对应地址，重复之前的单行循环逻辑，在此同时，读RAM的地址指针指向下一行的对应位置；之后，重复以上过程，直到第16次循环完成后，DDR的地址位切换至下一行的首位，RAM中的地址指针指向下一行的对应位置；重复之前的所有步骤，直至DDR中读出8行数据之后，将RAM中的地址指针循环回矩阵第一行的对应位置；在这样的逻辑循环下，不断地重复之前的循环过程，直到DDR中数据读出完毕。

3.根据权利要求2所述的基于DDR的高效率矩阵转置处理方法，其特征在于，DDR中的地址按突发长度为8，从DDR读出的具体过程如下，

A)DDR中每读出1个数，对DDR的地址位加128，读RAM的地址位依次加1；

B)每执行步骤A)7次，将DDR中的地址位归0，加8*n，在此处，n表示完成步骤A)的次数；同时，将读RAM中的地址位归0，加128*n，切换至下一行；之后，将n归0，重复步骤A)至步骤B)；

C)每执行步骤B15次，将DDR中的地址位归0，加1024*m，m表示DDR完成了m行的数据读取，即每完成步骤B15次，m+1；

在RAM中，将地址位归0，加2048*m；之后，重复步骤A)至步骤B)；

D)每执行步骤C 7次，将DDR中的地址位归0，加8196*p，p表示DDR完成了p个大组的数据读取，即每完成步骤C)7次，p+1；在读RAM中，将地址位归0，加8*p；之后，重复步骤A)、步骤B)和步骤C)，直到完成所有数据的读取。

4.根据权利要求1所述的基于DDR的高效率矩阵转置处理方法，其特征在于，在数据全部写入读RAM后，读状态结束，控制器进行数据校验。