[发明专利]一种基于DDR的高效率矩阵转置处理方法

说明书

本发明公开了一种基于DDR的高效率矩阵转置处理方法，为DDR3 SDRAM的IP核搭配一个写RAM和一个读RAM；待转置的矩阵是单个数据64bit的128*128的矩阵，将该待转置矩阵每一行的数据为一个小矩阵；在写操作过程中每1个active信号写16个数据；在读操作过程中每1个active信号读8*16个数据；在DDR中按同一行间且数据循环跳读的规则读出，以尽可能地降低行active信号的出现。本发明解决了大阶数矩阵转置由于DDR SDRAM的跳行访问而造成系统整体处理速率下降的问题。通过矩阵分块技术，在小幅度降低写速率的基础上，大幅提升读速率，使矩阵转置时DDR的读写速率得以均衡，从而提高DDR读写的平均效率。

技术领域

本发明属于雷达成像技术中数据转置领域，涉及一种针对于雷达成像过程中对较大数据量进行快速转置的处理方法。

背景技术

合成孔径雷达(Synthetic Aperture Radar,SAR)是一种具有高分辨率成像效果的雷达，与传统雷达相比，SAR具有全天候，全天时，可穿透遮挡物的优势。在环境检测、地形侦察、目标识别等领域具有重要作用。SAR主要搭载在三种工作平台上，分别是机载、星载、弹载三种。通过对回波信号进行算法处理，可以获得聚焦后的SAR图像。以往的SAR成像系统不但构成复杂，制造成本很高，而且还有着较大的重量和体积。如今随着国外无人机、轻小型飞行器的快速发展，微型SAR成像处理受到了广泛关注。由于SAR的回波信号需要处理大量的数据，所以对数据的快速传输，处理提出了更高的要求。在SAR的回波数据处理流程中，傅里叶变换FFT和转置是应用较为频繁的两种基本操作。

微型SAR成像处理的需求，也就是对FPGA或是ASIC的需求，相比于ASIC的专用性所带来的高速高效，FPGA在这方面可能相对不足。然而一个专业的ASIC的开发周期较长，并且随着更新换代只能整体更换。FPGA的优势在于其编程开发的灵活性与升级算法的及时性。

通常来说，传统的转置方法在软件部分实现起来是十分简单的，它的优化也是易于完成。但在硬件中实现转置，如果不使用一些特殊的方法，会使得转置的过程变得漫长，并且会导致资源占用率较高。这对于有着大数据量待处理的SAR实时成像系统来说是不能接受的。所以国内的研究者在这方面也进行了研究，并且取得了一定的成果。在FPGA平台上使用搭载的DDR3SDRAM核，来实现数据的大容量的高速传输，并在传输的过程中完成转置。通过DDR系列双倍速率读写的特点，对这种转置方法进行研究，将极大地提高SAR整体的处理效率。SAR实时成像系统中实现矩阵转置的算法主要有：行进列出(如图1所示)、列进行出、流水平衡、分块等方法。常规的行进列出或是列进行出的方法会由于DDR内部行激活时间的存在，在跳读的时候会使得速率大大降低。

在之前的研究中，2013年，Zhou等人采用地址映射算法，结合大矩阵分子块的思路，并使用DDR换页存数据的思路，按同距离向和同方位向两种方法，对矩阵进行存储，在读出的过程通过偏移地址的表述计算，完成转置工作；2017年，Wu等人提出了分块转置方法的基本模型，即将128*128的标准方阵，分为16*8的小矩阵，使用分组写入，循环跳读读出的方式，在保证写入效率的情况下，提高了读出效率，使得DDR3的读写效率得到了一定的平衡，在这个思路下，提高了转置的整体效率。

发明内容

在FPGA上运行SAR实时成像系统时，使用常规转置方法在对大量数据进行转置的过程中，由于DDR所具有的行激活active信号所引起的读取效率低下的问题，同时为了对矩阵转置后的结果进行正确性验证，引入64bit的校验位。本发明提出一种基于DDR的高效率矩阵转置处理方法，

为了解决上述技术问题，本发明提出的一种基于DDR的高效率矩阵转置处理方法，使用DDR3SDRAM的IP核，为该IP核搭配一个写RAM和一个读RAM，并包括：

步骤一、待转置的矩阵是单个数据64bit的128*128的矩阵，将该待转置矩阵分为128个8*16的小矩阵，即每一行的数据构成了一个小矩阵；