[发明专利]一种FPGA芯片及其配置方法

说明书

本发明公开了一种FPGA芯片及其配置方法，所述FPGA芯片的配置方法包括：在FPGA芯片上电时，接收用户配置信息，并将所述用户配置信息转换成初始化配置信息；根据所述初始化配置信息进行数据总线编址，生成第一IP核配置信息；在检测到所述IP核的目标IP核地址与所述第一IP核配置信息中的第一IP核地址匹配时，读取与所述第一IP核地址匹配的所述第一IP核配置信息中的所述第一IP核数据，并将读取的所述第一IP核数据写入与所述目标IP核地址对应IP核的寄存器中。本发明实现了FPGA芯片配置的灵活性和可控制性，并降低了成本。

技术领域

本发明涉及FPGA技术，尤其涉及一种FPGA芯片及其配置方法。

背景技术

目前，随着电子技术的发展，用户对于产品的硬件的性能要求越来越高，在产品的研发过程中对于芯片要求也越来越复杂。FPGA(Field－Programmable Gate Array，现场可编程门阵列)芯片是以硬件描述语言所完成的电路设计，FPGA芯片是现代芯片设计验证的技术主流，且用于执行配置流程的配置系统是FPGA芯片不可缺少的一部分，在现有技术中，FPGA芯片的初始化配置流程通常是通过低速配置通道统一将信息加载到FPGA芯片的寄存器，该方案的不足之处在于：初始化配置流程中，IP核(Intelligent Property，具有固定的拓扑布局和具体工艺，并已经过工艺验证的知识产权模块)的配置顺序被固定，因此，在配置过程中必须根据配置顺序进行配置，因此对数据配置的配置顺序造成限制(在配置之前需要首先对待配置数据进行排序)；此外，由于对不同IP核的访问方式不同，可能会导致待配置数据发生变更，进而导致待配置数据与最终配置到的IP核造成冲突。再者，由于越来越多的FPGA芯片的IP核在执行初始化配置流程之外，还需要执行动态配置流程，但FPGA芯片现有的低速配置及寄存器的访问方式难以支持动态配置流程中的动态更新，现有技术中通常通过增加IP核对应的寄存器，或者大幅度增加传统配置通道的方式来解决上述动态更新问题，如此使得FPGA芯片的电路设计的复杂性明显增加也极大地增加了芯片成本。

发明内容

本发明提供一种FPGA芯片及其配置方法，实现了FPGA芯片配置的灵活性和可控制性，并降低了成本。

所述FPGA芯片包括初始化配置转换模块、通用并行总线路由模块和至少一个可编程逻辑模块，一个所述可编程逻辑模块中包含一个IP核。

一种FPGA芯片的配置方法，包括：

在FPGA芯片上电时，所述初始化配置转换模块接收用户配置信息，初始化配置转换模块并将所述用户配置信息转换成初始化配置信息；

所述通用并行总线路由模块根据所述初始化配置信息进行数据总线编址，所述通用并行总线路由模块生成第一IP核配置信息；所述第一IP核配置信息包括至少一个第一IP核数据以及与各所述第一IP核数据关联的第一IP核地址；所述总线编址，是使用统一地址编址方式和总线格式对数据进行处理；

所述可编程逻辑模块在检测到所述IP核的目标IP核地址与所述第一IP核配置信息中的第一IP核地址匹配时，所述可编程逻辑模块读取与所述第一IP核地址匹配的所述第一IP核配置信息中的所述第一IP核数据，所述可编程逻辑模块并将读取的所述第一IP核数据写入与所述目标IP核地址对应IP核的寄存器中。

一种FPGA芯片，包括：

初始化配置转换模块、通用并行总线路由模块和至少一个可编程逻辑模块；一个所述可编程逻辑模块中包含一个IP核；

所述初始化配置转换模块用于在所述FPGA芯片上电时，接收用户配置信息，并在将所述用户配置信息转换成初始化配置信息之后，将所述初始化配置信息输出至所述通用并行总线路由模块；