[发明专利]包括选择器的半导体器件

权利要求书

1.一种半导体器件，包括：

下部堆叠结构，包括交替堆叠的多个下部字线和多个下部绝缘层；

多个下部沟道结构，配置为延伸穿过所述下部堆叠结构；

在所述下部堆叠结构上的上部堆叠结构，所述上部堆叠结构包括交替堆叠的多个上部字线和多个上部绝缘层；

多个上部沟道结构，不与所述多个下部沟道结构直接接触，所述多个上部沟道结构被配置为延伸穿过所述上部堆叠结构；

解码器，与所述下部堆叠结构和所述上部堆叠结构相邻；

连接到所述解码器的多个信号互连；

分别连接到所述多个下部字线的多个下部选择器；以及

分别连接到所述多个上部字线的多个上部选择器，

其中所述多个信号互连中的每个连接到所述多个下部选择器中的单独相应的下部选择器和所述多个上部选择器中的单独相应的上部选择器。

2.根据权利要求1所述的半导体器件，其中所述多个信号互连中的每个经由所述多个下部选择器中的所述单独相应的下部选择器连接到所述多个下部字线中单独相应的下部字线，并且经由所述多个上部选择器中的所述单独相应的上部选择器连接到所述多个上部字线中单独相应的上部字线。

3.根据权利要求1所述的半导体器件，其中

所述多个下部选择器包括：

下部选择线；

与所述下部选择线相邻设置的多个下部选择沟道结构；

在所述多个下部选择沟道结构和所述多个下部字线之间的多个第一电极；和

设置在所述多个下部选择沟道结构和所述多个信号互连之间的多个第二电极，并且

所述多个上部选择器包括：

不与所述下部选择线直接接触的上部选择线；

与所述上部选择线相邻的多个上部选择沟道结构；

在所述多个上部选择沟道结构和所述多个上部字线之间的多个第三电极；和

在所述多个上部选择沟道结构和所述多个信号互连之间的多个第四电极。

4.根据权利要求3所述的半导体器件，其中

所述多个下部选择沟道结构中的每个下部选择沟道结构延伸穿过所述下部选择线，以及

所述多个上部选择沟道结构中的每个上部选择沟道结构延伸穿过所述上部选择线。

5.根据权利要求4所述的半导体器件，其中所述多个下部选择沟道结构和所述多个上部选择沟道结构中的每个选择沟道结构包括：

沟道层；以及

栅极电介质层，配置为围绕所述沟道层的外部纵向表面。

6.根据权利要求5所述的半导体器件，其中

所述下部选择沟道结构的所述沟道层连接到所述第一电极和所述第二电极，

所述上部选择沟道结构的所述沟道层连接到所述第三电极和所述第四电极。

7.根据权利要求5所述的半导体器件，其中

所述多个下部选择沟道结构和所述多个上部选择沟道结构中的每个选择沟道结构还包括芯层，以及

所述沟道层围绕所述芯层的外部纵向表面。

8.根据权利要求7所述的半导体器件，其中

所述多个下部选择沟道结构和所述多个上部选择沟道结构中的每个选择沟道结构还包括选择垫，以及

所述选择垫在所述下部选择沟道结构的所述沟道层和所述第二电极之间，并且在所述上部选择沟道结构的所述沟道层和所述第四电极之间。

9.根据权利要求3所述的半导体器件，其中所述上部选择线和所述下部选择线彼此共面。

10.根据权利要求1所述的半导体器件，还包括：

多个下部位线，每个连接到所述多个下部沟道结构中的单独相应的下部沟道结构；以及

多个上部位线，每个连接到所述多个上部沟道结构中的单独相应的上部沟道结构。

11.根据权利要求10所述的半导体器件，其中所述多个下部位线和所述多个上部位线在所述下部堆叠结构和所述上部堆叠结构之间彼此相邻。