[发明专利]半导体装置与其制作方法

说明书

本申请涉及一种半导体装置与其制作方法。源极/漏极区位于基板中。栅极结构位于基板上。栅极间隔物位于栅极结构的侧壁上。栅极间隔物与栅极结构具有实质上类似的高度。通孔位于源极/漏极区或栅极结构上，并电性连接至源极/漏极区或栅极结构。遮罩层位于栅极间隔物上。遮罩层的介电常数大于栅极间隔物的介电常数。遮罩层的第一侧与通孔相邻。介电层位于遮罩层的第二侧上，其中遮罩层位于介电层与通孔之间。

技术领域

本发明实施例关于半导体装置，特别关于改善的中段工艺与其形成的半导体装置。

背景技术

半导体集成电路产业已经历快速成长。集成电路设计与材料的技术进展，使每一代的集成电路均比前一代的集成电路具有更小且更复杂的电路。在集成电路演进时，集成密度(单位芯片面积的内连线装置数目)通常随着几何尺寸(采用的制作制成所能产生的最小构件或线路)缩小而增加。

随着半导体装置持续缩小，在制作上可能出现挑战。举例来说，形成晶体管构件所用的导电接点及/或通孔的现存工艺可能具有缺点，比如非预期的电性短路、高电阻、多余的寄生电容、或类似缺点。这些缺点会劣化装置效能甚至造成装置失效。

虽然现存半导体制作方法通常适用于其发展目的，但无法完全符合每一方面的需求。

发明内容

本发明一实施例包含半导体装置。源极/漏极区位于基板中。栅极结构位于基板上。栅极间隔物位于栅极结构的侧壁上。栅极间隔物与栅极结构具有实质上类似的高度。通孔位于源极/漏极区或栅极结构上，并电性连接至源极/漏极区或栅极结构。遮罩层位于栅极间隔物上。遮罩层的介电常数大于栅极间隔物的介电常数。遮罩层的第一侧与通孔相邻。介电层位于遮罩层的第二侧上，其中遮罩层位于介电层与通孔之间。

本发明另一实施例包含半导体装置。源极/漏极区位于基板中。源极/漏极接点位于源极/漏极区上。源极/漏极通孔位于源极/漏极接点上。金属栅极位于基板上。栅极通孔位于金属栅极上。源极/漏极通孔与栅极通孔具有实质上类似的高度。栅极间隔物位于金属栅极的侧壁上。遮罩层位于栅极间隔物上。遮罩层的介电常数大于栅极间隔物的介电常数。遮罩层位于源极/漏极通孔或栅极通孔旁边。

本发明一实施例关于制作半导体装置的方法。提供半导体装置，其包括源极/漏极位于基板中、栅极位于基板上、介电构件位于源极/漏极上、以及栅极间隔物位于栅极的侧壁上。回蚀刻栅极，使栅极比栅极间隔物短。进行拉回间隔物工艺，以移除位于栅极上的栅极间隔物的一部分。形成遮罩层于栅极间隔物上。形成介电层于栅极上。介电层与遮罩层彼此相邻。进行第一蚀刻工艺蚀刻介电构件，以形成接点开口于源极/漏极上。遮罩层在第一蚀刻工艺时抗蚀刻。形成源极/漏极接点于接点开口中。形成蚀刻停止层于源极/漏极接点、遮罩层、与介电层上。进行第二蚀刻工艺以形成通孔开口，其至少垂直延伸穿过蚀刻停止层。遮罩层在第二蚀刻工艺时抗蚀刻。

优选地，本发明公开一种半导体装置，包括：

一源极/漏极区，位于一基板中；

一栅极结构，位于该基板上；

一栅极间隔物，位于该栅极结构的侧壁上，其中该栅极间隔物与该栅极结构具有实质上类似的高度；

一通孔，位于该源极/漏极区或该栅极结构上，并电性连接至该源极/漏极区或该栅极结构；

一遮罩层，位于该栅极间隔物上，其中该遮罩层的介电常数大于该栅极间隔物的介电常数，且其中该遮罩层的第一侧与该通孔相邻；以及

一介电层，位于该遮罩层的第二侧上，其中该遮罩层位于该介电层与该通孔之间。

优选地，其中该通孔包括位于该栅极结构上的一栅极通孔。

优选地，还包括位于该源极/漏极区上的一源极/漏极接点，其中该通孔包括位于该源极/漏极接点上的一源极/漏极通孔。