[发明专利]一种片上系统以及存储器有效
申请号: | 201911007758.7 | 申请日: | 2019-10-22 |
公开(公告)号: | CN110806998B | 公开(公告)日: | 2020-09-29 |
发明(设计)人: | 刘锴;崔明章;王铜铜;李锋;李秦飞;杜金凤 | 申请(专利权)人: | 广东高云半导体科技股份有限公司 |
主分类号: | G06F15/78 | 分类号: | G06F15/78 |
代理公司: | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人: | 李庆波 |
地址: | 510000 广东省广*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 系统 以及 存储器 | ||
本申请公开了一种片上系统以及存储器,其中,该片上系统包括:处理器;存储器,连接处理器的系统总线,该存储器基于FPGA的逻辑资源实现;模式选择器,连接处理器和存储器,并用于接收外部控制信号,以实现存储器工作模式的切换,在存储器工作在FPGA模式时,作为FPGA片内的数据存储器,在存储器工作在处理器模式时,作为处理器的指令存储器。通过上述方式,提高了片上系统的资源共享和复用,具有良好的扩展性和易用性,并且可以降低片上系统的设计复杂度。
技术领域
本申请涉及片上系统技术领域,特别是涉及一种片上系统以及存储器。
背景技术
片上系统(SoC:System-on-a-chip)指的是在单个芯片上集成一个完整的系统,对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括处理器、存储器、以及外围电路等。SoC是与其它技术并行发展的,如绝缘硅(SOI),它可以提供增强的时钟频率,从而降低微芯片的功耗。
现有的片上系统中会使用多个存储器分别对数据和指令进行存储,在读取数据和读取指令时,也是分别读取,一来设计上会增加设计难度,二来操作较为繁琐,易用性差。
发明内容
为解决上述问题,本申请提供了一种片上系统以及存储器,能够提高了片上系统的资源共享和复用,具有良好的扩展性和易用性,并且可以降低片上系统的设计复杂度。
本申请采用的一个技术方案是:提供一种片上系统,该片上系统包括:处理器;存储器,连接处理器的系统总线,该存储器基于FPGA的逻辑资源实现;模式选择器,连接处理器和存储器,并用于接收外部控制信号,以实现存储器工作模式的切换,在存储器工作在FPGA模式时,作为FPGA片内的数据存储器,在存储器工作在处理器模式时,作为处理器的指令存储器。
其中,处理器包括处理器内核,FPGA包括FPGA内核和存储器;模式选择器包括:控制信号端口,用于接收外部控制信号;输入端口,连接处理器内核和FPGA内核;输出端口,连接存储器。
其中,存储器包括:系统总线接口,连接处理器的系统总线,用于建立与处理器之间的通信连接;功能接口模块,连接系统总线接口,用于与系统总线接口进行交互,并用于对数据和指令进行存储;控制器,连接系统总线接口和功能接口模块,用于根据系统总线接口从处理器接收的地址对相应的功能接口模块中的指令进行读取或控制。
其中,控制器包括控制模块和多个寄存器;其中,控制模块连接系统总线接口,每一寄存器分别连接控制模块和功能接口模块的一个端口,控制模块用于根据处理器通过系统总线发送的寄存器地址对相应的寄存器进行操作。
其中,多个寄存器包括控制寄存器、状态寄存器、地址寄存器、读指令寄存器和使能寄存器。
其中,功能接口模块包括:存储器接口,连接控制器和系统总线接口,用于与控制器和系统总线接口进行数据通信;存储器功能模块,连接存储器接口,用于对数据或指令进行存储。
其中,存储器接口包括:时钟端口和复位端口,连接系统总线接口,用于分别接收时钟信号和复位信号;控制端口、状态端口、地址端口、读指令端口和使能端口,分别连接控制器中对应的寄存器。
其中,系统总线接口用于将处理器通过系统总线发送的存储地址信号,映射成对应的功能接口模块的一个端口的寄存器地址信号,建立处理器与功能接口模块的通信连接;功能接口模块根据存储地址信号在对应的存储空间进行数据或指令的读取。
其中,存储器为只读存储器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司,未经广东高云半导体科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911007758.7/2.html,转载请声明来源钻瓜专利网。