[发明专利]多晶硅电阻结构及其制作方法

权利要求书

1.一种多晶硅电阻结构的制作方法，其特征在于，包括：

提供一衬底，所述衬底上形成有浮栅，所述浮栅之间形成有隔离结构，且所述隔离结构延伸至所述衬底内；

形成绝缘层在所述浮栅与所述隔离结构上，并刻蚀所述绝缘层以暴露出所述浮栅一侧的所述隔离结构；

刻蚀暴露出的部分所述隔离结构至预定深度以形成第一凹槽，所述第一凹槽暴露出所述浮栅的侧壁；

形成控制栅，所述控制栅位于所述浮栅的上方并填充所述第一凹槽，使得所述控制栅与所述浮栅相连接构成一组多晶硅电阻；以及，

形成导电插塞与金属互连层，所述导电插塞位于所述浮栅与所述控制栅上，所述金属互连层连接相应所述导电插塞以将多组所述多晶硅电阻相串联形成多晶硅电阻结构。

2.如权利要求1所述的多晶硅电阻结构的制作方法，其特征在于，所述第一凹槽的深度大于所述浮栅厚度的三分之二，所述第一凹槽的宽度等于所述控制栅的厚度。

3.如权利要求1所述的多晶硅电阻结构的制作方法，其特征在于，所述浮栅与所述隔离结构的形成方法包括：

依次形成栅介质层与牺牲层在所述衬底上；

刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的第二凹槽；

在所述第二凹槽内填充隔离介质；

将所述牺牲层替换为浮栅。

4.如权利要求3所述的多晶硅电阻结构的制作方法，其特征在于，将所述牺牲层替换为浮栅的方法包括：

去除所述牺牲层；

填充浮栅材料；

平坦化所述浮栅材料至暴露出所述隔离结构，以在所述隔离结构之间的所述衬底上形成浮栅。

5.如权利要求1所述的多晶硅电阻结构的制作方法，其特征在于，所述控制栅的形成方法包括：

形成控制栅材料层，所述控制栅材料层覆盖所述绝缘层并填充所述第一凹槽；

刻蚀所述控制栅材料层以形成控制栅，位于所述绝缘层上的所述控制栅的形状与所述浮栅相同，且所述控制栅填充于所述第一凹槽内与所述浮栅相连接。

6.如权利要求1所述的多晶硅电阻结构的制作方法，其特征在于，将多组所述多晶硅电阻相串联的方法包括：

在所述控制栅与所述绝缘层上形成介质层；

刻蚀所述介质层以形成暴露出所述浮栅的第一通孔以及暴露出所述控制栅的第二通孔；

填充导电材料在所述第一通孔与所述第二通孔内以分别形成第一导电插塞和第二导电插塞；

形成金属互连层在所述介质层上以连接所述第一导电插塞或所述第二导电插塞。

7.如权利要求6所述的多晶硅电阻结构的制作方法，其特征在于，相邻的所述第一导电插塞或相邻的所述第二导电插塞通过所述金属互连层两两连接，位于中间位置的成组多晶硅电阻中，每一组所述多晶硅电阻中的所述第一导电插塞与其相邻一侧的所述第一导电插塞连接，该组所述多晶硅电阻中的所述第二导电插塞与其相邻的另一侧的所述第二导电插塞连接。

8.一种多晶硅电阻结构，其特征在于，包括：

衬底，位于所述衬底上的浮栅，所述浮栅之间形成有隔离结构，且所述隔离结构延伸至所述衬底内；

绝缘层，位于所述浮栅与所述浮栅一侧的所述隔离结构上，且所述浮栅另一侧的所述隔离结构内形成有凹槽，所述凹槽暴露出所述浮栅的侧壁；

控制栅，位于所述浮栅的上方且填充所述凹槽，所述控制栅与所述浮栅相连接构成一组多晶硅电阻；

导电插塞与金属互连层，所述导电插塞位于所述浮栅与所述控制栅上，所述金属互连层连接相应所述导电插塞以将多组所述多晶硅电阻相串联。

9.如权利要求8所述的多晶硅电阻结构，其特征在于，所述凹槽的深度大于所述浮栅厚度的三分之二，所述凹槽的宽度等于所述控制栅的厚度。

10.如权利要求9所述的多晶硅电阻结构，其特征在于，所述导电插塞包括与所述浮栅相连接的第一导电插塞以及与所述控制栅相连接的第二导电插塞，相邻的所述第一导电插塞或相邻的所述第二导电插塞通过所述金属互连层两两连接，位于中间位置的成组多晶硅电阻中，每一组所述多晶硅电阻中的所述第一导电插塞与其相邻一侧的所述第一导电插塞连接，该组所述多晶硅电阻中的所述第二导电插塞与其相邻的另一侧的所述第二导电插塞连接。