[发明专利]多晶硅电阻结构及其制作方法

说明书

本发明提供了一种多晶硅电阻结构及其制作方法，在衬底上形成浮栅，刻蚀浮栅一侧的部分隔离结构至预定深度以形成第一凹槽，第一凹槽暴露出浮栅，之后形成控制栅作，控制栅填充第一凹槽以使得浮栅与位于其上方的控制栅相连接构成一组多晶硅电阻，接着在浮栅与控制栅上形成导电插塞，通过金属互连层连接相应导电插塞以将多组所述多晶硅电阻相串联以形成多晶硅电阻结构，增加了单位面积的电阻，从而减小了电路所需电阻的面积，缩减了芯片中电阻区域的面积，降低了成本。

技术领域

本发明涉及半导体制造技术领域，具体涉及一种闪存器件中多晶硅电阻结构及其制作方法。

背景技术

随着半导体器件的特征尺寸(CD，Critical Dimension)变得越来越小，半导体芯片的集成度越来越高，在单位面积上需要形成的器件数量和类型也越来越多，从而对半导体工艺的要求也越来越高。如何合理安排各种不同器件的位置、以及利用各器件制造的共同点来节约半导体工艺步骤和材料成为现在研究的热点。

在半导体器件制造中，多晶硅是一种很常见的导电材料，通常可用于制作MOS晶体管的栅电极、高阻值多晶硅电阻、闪存的浮栅、控制栅等。在闪存器件中常常会用没有金属化的多晶硅串联作为电路中所需要的电阻。闪存器件的结构中可能有两层多晶硅，包括浮栅和控制栅，现在一般使用控制栅作为电阻的基体，并没有充分利用闪存器件制造的工艺技术。

发明内容

基于以上所述的问题，本发明的目的在于提供一种多晶硅电阻结构及其制作方法，将浮栅与控制栅连接作为多晶硅电阻结构，增加了单位面积的电阻，减小了芯片中电阻区域的面积，降低了成本。

为实现上述目的，本发明提供一种多晶硅电阻结构的制作方法，包括：

提供一衬底，所述衬底上形成有浮栅，所述浮栅之间形成有隔离结构，且所述隔离结构延伸至所述衬底内；

形成绝缘层在所述浮栅与所述隔离结构上，并刻蚀所述绝缘层以暴露出所述浮栅一侧的所述隔离结构；

刻蚀暴露出的部分所述隔离结构至预定深度以形成第一凹槽，所述第一凹槽暴露出所述浮栅；

形成控制栅，所述控制栅位于所述浮栅的上方并填充所述第一凹槽，使得所述控制栅与所述浮栅相连接构成一组多晶硅电阻；以及，

形成导电插塞与金属互连层，所述导电插塞位于所述浮栅与所述控制栅上，所述金属互连层连接相应所述导电插塞以将多组所述多晶硅电阻相串联形成多晶硅电阻结构。

可选的，在所述多晶硅电阻结构的制作方法中，所述第一凹槽的深度大于所述浮栅厚度的三分之二，所述第一凹槽的宽度等于所述控制栅的厚度。

可选的，在所述多晶硅电阻结构的制作方法中，所述浮栅与所述隔离结构的形成方法包括：

依次形成栅介质层与牺牲层在所述衬底上；

刻蚀所述牺牲层、所述栅介质层以及所述衬底，以形成贯穿所述牺牲层和所述栅介质层并且底面位于所述衬底内的第二凹槽；

在所述第二凹槽内填充隔离介质；

将所述牺牲层替换为浮栅。

可选的，在所述多晶硅电阻结构的制作方法中，将所述牺牲层替换为浮栅的方法包括：

去除所述牺牲层；

填充浮栅材料；

平坦化所述浮栅材料至暴露出所述隔离结构，以在所述隔离结构之间的所述衬底上形成浮栅。

可选的，在所述多晶硅电阻结构的制作方法中，所述控制栅的形成方法包括：

形成控制栅材料层，所述控制栅材料层覆盖所述绝缘层并填充所述第一凹槽；