[发明专利]一种增强型场效应晶体管的形成方法

说明书

本发明提出了一种在体硅CMOS工艺下制作多晶硅沟道SOI MOSFET的方法，适用于EEPROM工艺等双多晶硅工艺。此多晶硅沟道SOI MOSFET具有较小的源漏电容，容易形成隔离等SOI MOSFET的特性，可以用于开关器件等设计中。

技术领域

本发明属于集成电路设计及制造，本发明涉及增强型场效应晶体管 (MOSFET)的形成方法。

背景技术

现有的MOSFET主要分为体硅(bulk-Silicon)MOSFET或者绝缘体上硅 (SOI)MOSFET，其中制作SOI MOSFET需要特殊的衬底材料和工艺。同时， SOI MOSFET具有较小的源漏寄生电容、可以通过衬底电压实现阈值电压的调整等优势。但是SOI MOSFET特殊制造工艺限制其在体硅CMOS工艺中的应用。

发明内容

1、发明目的

在两层多晶硅工艺(例如电可擦除可编程只读存储器EEPROM工艺中)中实现多晶硅沟道的SOI MOSFET。此多晶硅沟道SOI MOSFET与体硅CMOS (两层多晶硅，2poly)工艺兼容，进而提供了一种具有SOI MOSFET特性的器件。

2、技术关键词

多晶硅沟道、绝缘体上硅、双栅

Poly Channel、SOI、Double Gate

3、技术解决方案

在两层多晶硅的体硅CMOS工艺中，例如EEPROM，两层多晶硅可以叠层分布，例如形成EEPROM的存储单元和多晶硅绝缘层多晶硅PIP电容。因而在不增加和改变工艺流程的情况下，可以利用下层的多晶硅作为沟道，而上层多晶硅作为栅极，中间介质层作为栅绝缘层，通过合理的版图实现需要的掺杂，最终形成多晶硅沟道SOI MOSFET。

以下给出了本发明中可行的实施例。

下图1给出了多晶硅沟道SOI MOSFET的一个实施例，上面一张图为俯视图，下面的图为截面图。俯视图给出了上下两层多晶体的图形。截面图给出了不同层次的结构，从上到下依次为多晶硅层2、绝缘层(氧化硅或氧化硅氮化硅氧化硅多层结构)、多晶硅层1和绝缘层介质(氧化硅或氧化硅氮化硅多层结构)，最绝缘层介质下面会有硅衬底，在此图中没有给出。

多晶硅沟道SOI MOSFET采用已有掺杂工艺对多晶硅沟道和源漏掺杂等工艺可以采用已有器件的相关掺杂流程，而介质层采用PIP电容的介质层，从而能够实现MOSFET的基本特性。

省略不相关的其它器件的制造步骤，其基本的制造流程为：1、衬底，在硅衬底上形成具有表层氧化层绝缘层的衬底；2、淀积第一多晶硅层，并刻蚀出图形，可选择的步骤是对其进行掺杂，最终形成沟道区域；3、在第一多晶硅图形上淀积介质层，并刻蚀出图形，保证覆盖第一多晶硅图形；4、淀积第二多晶硅图形，并刻蚀出栅极图形；5、进行源漏区域的掺杂；6、淀积绝缘介质，并进行金属化。由于此工艺步骤与CMOS的工艺流程兼容，因而所述的流程只是整个制造流程中的相关部分。

附图说明

图1多晶硅沟道SOI MOSFET的实施例1

图2多晶硅沟道SOI MOSFET的实施例2，形成双栅器件

图2给出了形成双栅的多晶硅沟道SOI MOSFET的实施例，其与图1所示实施例的区别在于，在衬底形成N型掺杂区域，作为器件的第二栅极，其它的流程与实施例1相同。此衬底N型掺杂区可以使用已有的工艺形成。

区别于已有体硅CMOS工艺和SOI CMOS工艺中的器件沟道为单晶硅，在本发明中采用了多晶硅沟道，从而能够实现器件沟道的衬底为绝缘层材料，而非半导体硅材料。

4、技术效果