[发明专利]基于BCD工艺的PNP型高压ESD器件及LDMOS

说明书

本发明公开了一种基于BCD工艺的PNP型高压ESD器件及LDMOS，PNP型高压ESD器件包括P型集电极、P型发射极以及位于P型集电极和P型发射极之间的第一STI，第一STI的标准长度表示为L；第一STI的长度为PNP型高压ESD器件还包括多晶硅栅，多晶硅栅位于第一STI和P型发射极相邻的两端的上部区域。本发明通过对PNP型高压ESD器件结构的调整，实现了在LDMOS制造流程中不增加光罩的前提下获得较高的二次击穿电流It2，较低的导通电阻Ron及较低的二次击穿电压Vt2。通过本发明制作的PNP型高压ESD器件，二次击穿电流It2增加了约一倍，导通电阻Ron减小了约2/3，同时减小了器件的体积，极大的提高了器件的性能。

技术领域

本发明涉及ESD(Electro-Static discharge，静电释放)器件，尤其涉及一种基于BCD(Bipolar-CMOS-DMOS，双极互补双扩散金属氧化物半导体)工艺的PNP型高压ESD器件及LDMOS(Laterally-Diffused Metal-Oxide Semiconductor，横向扩散金属氧化物半导体)。

背景技术

ESD现象对于半导体器件的正常工作是个严重的问题，而ESD器件可分为基于正向导通泄放电流型和基于负阻效应开启泄放电流型。对于ESD器件来说，二次击穿电流It2，导通电阻Ron，以及二次击穿电压Vt2对于器件的设计有重要意义。因此，在LDMOS的制造流程中，如何在现有BCD工艺中不增加工艺成本的前提下，改进ESD器件的电流承受能力即二次击穿电流It2，导通电阻Ron及二次击穿电压Vt2，以及改善ESD器件的体积是目前所关注的问题。

发明内容

本发明要解决的技术问题是为了克服现有基于BCD工艺的半导体LDMOS制造流程中PNP型高压ESD器件的二次击穿电流It2较低、导通电阻Ron较高、二次击穿电压Vt2较高以及器件体积偏大的缺陷，提供一种基于BCD工艺的PNP型高压ESD器件及LDMOS。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供了一种基于BCD工艺的PNP型高压ESD器件，包括P型集电极、P型发射极以及位于所述P型集电极和所述P型发射极之间的第一STI(浅沟道隔离)，所述第一STI的标准长度表示为L；

所述第一STI的长度为所述PNP型高压ESD器件还包括多晶硅栅，所述多晶硅栅位于所述第一STI和所述P型发射极相邻的两端的上部区域。

本方案中，通过对现有的具有标准长度的第一STI的PNP型高压ESD器件的结构进行调整，具体为将现有的PNP型高压ESD器件中位于P型集电极和P型发射极之间的STI的尺寸缩减为原来的三分之一到二分之一，同时以多晶硅栅(Poly Gate)进行弥补，能够获得相对于现有的具有标准长度的第一STI的PNP型高压ESD器件更高的电流均匀性、更低的导通电阻Ron和二次击穿电压Vt2，以及更高的二次击穿电流It2，同时还减小了器件的体积。

较佳地，所述标准长度的取值范围为1～2微米。

较佳地，所述PNP型高压ESD器件为PNP型三极管。

较佳地，所述PNP型高压ESD器件的工作电压的范围为40～65V(伏特)。

较佳地，所述PNP型高压ESD器件还包括：N型基极、P衬底、高压N阱、P型漂移区、N型漂移区、第二STI、第三STI、第四STI、第一N阱和第二N阱；

所述高压N阱位于所述P衬底中；

所述P型漂移区和所述N型漂移区设置于所述高压N阱中且相邻；

所述P型发射极远离所述第一STI的一侧依次为所述第三STI、所述N型基极以及所述第四STI；

所述第二STI位于所述P型集电极远离所述第一STI的一侧；