[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，其中，包括：

半导体衬底；

栅叠层结构，位于所述半导体衬底上，包括交替堆叠的多个栅极导体层与多个层间绝缘层；

多个沟道柱，贯穿所述栅叠层结构，并与所述半导体衬底接触；

导电通道，贯穿所述栅叠层结构，并与所述半导体衬底接触；

绝缘层，围绕所述导电通道，并将所述导电通道与所述多个栅极导体层彼此隔开；以及

第一阻挡层以及第二阻挡层，位于所述层间绝缘层与所述绝缘层之间，第一阻挡层包裹所述层间绝缘层，第二阻挡层位于所述第一阻挡层与所述绝缘层之间，将所述第一阻挡层与所述绝缘层彼此隔开，且栅极导体位于第一阻挡层与第二阻挡层之间，所述第一阻挡层和所述第二阻挡层的材料包括高介电的金属化合物。

2.根据权利要求1所述的3D存储器件，其中，所述第一阻挡层为高介电的三氧化二铝，所述第一阻挡层的膜厚为小于或者等于2.7nm。

3.根据权利要求1所述的3D存储器件，其中，所述第二阻挡层为高介电的三氧化二铝。

4.根据权利要求1所述的3D存储器件，其中，所述第一阻挡层和所述栅极导体之间还包括粘附层，所述粘附层位于所述栅极导体的部分表面以将所述第一阻挡层和所述栅极导体彼此隔开。

5.根据权利要求1所述的3D存储器件，其中，还包括掺杂区，位于所述半导体衬底中，所述导电通道与所述掺杂区接触。

6.一种3D存储器件的制造方法，其中，包括：

在暴露的层间绝缘层的表面上形成第一阻挡层，以及在空腔中形成栅极导体以形成栅叠层结构；

形成贯穿所述栅叠层结构以到达半导体衬底的多个栅线缝隙；

沿所述栅线缝隙在所述第一阻挡层和栅极导体的暴露表面形成第二阻挡层；以及

在所述第二阻挡层的暴露表面形成绝缘层；

在所述栅线缝隙中形成与所述半导体衬底接触的导电通道，所述绝缘层将所述导电通道和所述栅极导体隔开，所述第一阻挡层和所述第二阻挡层的材料包括高介电的金属化合物。

7.根据权利要求6所述的3D存储器件的制造方法，其中，还包括：

形成绝缘叠层结构，包括交替堆叠的多个牺牲层和多个层间绝缘层；

形成位于相邻层间绝缘层之间的空腔。

8.根据权利要求6所述的3D存储器件的制造方法，其中，在形成所述导电通道之前还包括：

蚀刻所述栅叠层结构顶部靠近所述栅线缝隙的绝缘层。

9.根据权利要求7所述的3D存储器件的制造方法，其中，在所述空腔中形成所述栅极导体以形成所述栅叠层结构的步骤包括：

沿所述栅线缝隙在所述空腔和所述栅线缝隙中填充金属物质；以及

回蚀刻所述金属物质以在所述空腔中形成所述栅极导体，所述栅极导体位于所述第一阻挡层和所述第二阻挡层之间。

10.根据权利要求9所述的3D存储器件的制造方法，其中，在沿所述栅线缝隙在所述空腔和所述栅线缝隙中填充金属物质之前还包括：

在第一阻挡层位于空腔中表面上形成粘附层。

11.根据权利要求6所述的3D存储器件的制造方法，其中，在形成所述栅叠层结构之前还包括：

在所述衬底中形成掺杂区，所述导电通道与所述掺杂区接触。

12.根据权利要求6所述的3D存储器件的制造方法，其中，所述第一阻挡层为高介电的三氧化二铝，所述第一阻挡层的膜厚为小于或者等于2.7nm。

13.根据权利要求6所述的3D存储器件的制造方法，其中，所述第二阻挡层为高介电的三氧化二铝。