[发明专利]一种高压DMOS器件及其制作方法

说明书

本发明公开了一种高压DMOS器件及其制作方法，包括p型半导体衬底，所述p型半导体衬底的正面设有n‑高阻漂移层，所述p型半导体衬底的背面设有氧化铍隔离层，所述n‑高阻漂移层的两侧设有n型外延层，所述n型外延层的高度小于n‑高阻漂移层的高度，所述n型外延层和n‑高阻漂移层之间构成P型掺杂陷阱，所述p型掺杂陷阱内设有注入沟道层，所述注入沟道层包括设置在p型掺杂陷阱内的第一扩散层，所述第一扩散层的上方设有第二扩散层，所述p型掺杂陷阱内嵌设有源极，所述n‑高阻漂移层的顶部接有漏极。本发明具有较强的耐压性。

技术领域

本发明涉及DMOS器件技术领域，具体为一种高压DMOS器件及其制作方法。

背景技术

DMOS(双扩散MOS)晶体管是使用扩散形成晶体管区域的MOSFET(半导体上的金属场效应晶体管)的一种类型。DMDS晶体管一般用作功率晶体管，以提供用于功率集成电路应用的高压电路。当需要低的正向压降时，DMOS晶体管每一单位面积提供更高的电流。而现有的DMOS器件容易击穿耐压性能较差。因此我们提供一种高压DMOS器件及其制作方法。

发明内容

为解决现有技术存在的缺陷，本发明提供一种高压DMOS器件。

为了解决上述技术问题，本发明提供了如下的技术方案：

本发明一种高压DMOS器件，包括p型半导体衬底，所述p型半导体衬底的正面设有n-高阻漂移层，所述p型半导体衬底的背面设有氧化铍隔离层，所述n-高阻漂移层的两侧设有n型外延层，所述n型外延层的高度小于n-高阻漂移层的高度，所述n型外延层和n-高阻漂移层之间构成P型掺杂陷阱，所述p型掺杂陷阱内设有注入沟道层，所述注入沟道层包括设置在p型掺杂陷阱内的第一扩散层，所述第一扩散层的上方设有第二扩散层，所述p型掺杂陷阱内嵌设有源极，所述n-高阻漂移层的顶部接有漏极。

作为本发明的一种优选技术方案，所述第一扩散层和第二扩散层形成具有一定浓度梯度的沟道。

作为本发明的一种优选技术方案，所述第一扩散层为硼扩散层，硼的浓度为1015cm^-2。

作为本发明的一种优选技术方案，所述第二扩散层为磷扩散层，磷的浓度为1013cm^-2。

作为本发明的一种优选技术方案，所述n-高阻漂移区的顶部设有场氧化层，所述场氧化层上设有覆盖于注入沟道层上方和场氧化层侧端的栅极层。

作为本发明的一种优选技术方案，所述场氧化层为二氧化硅层。

一种高压DMOS器件的制作方法，在p型半导体衬底生成n-高阻漂移层，然后在n-高阻漂移层两侧生长形成n型外延层，使得其中n型外延层的高度小于n-高阻漂移层的高度，已形成p型掺杂陷阱，在p型掺杂陷阱内注入硼溶液，并进行热扩散，形成第一扩散层，然后在p型掺杂陷阱内注入磷溶液，并进行热扩散，形成第二扩散层，两者相互配合形成具有有一定浓度梯度的注入沟道层；在n-高阻漂移区的顶部生长场氧化层，场氧化层上设有覆盖于注入沟道层上方和场氧化层侧端的栅极层。

本发明的有益效果是：该种高压DMOS器件，通过n-高阻漂移层使得大大提高整体的击穿电压，使得n-高阻漂移层不易被击穿，可以在更高压的工作调节下进行正常工作，从而大大提高了整体的耐压性，而无需通过增加传统的漂移层的厚度来提高击穿电压，使得整体的体积较小。另外发明通过设置场氧化层，有效地隔断了有源层与衬底层电气性上的连接，可以在结构上将击穿点由内击穿转移到二氧化硅层击穿，增加了整体的耐压性能。此外本发明通过在p型半导体衬底的背面设有氧化铍隔离层，有效地提高了整体的散热性能。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。

在附图中：