[发明专利]一种通过SOC测试DDR内存稳定性的方法有效
| 申请号： | 201911037762.8 | 申请日： | 2019-10-29 |
| 公开（公告）号： | CN111026589B | 公开（公告）日： | 2023-08-11 |
| 发明（设计）人： | 冯杰;张坤;曹林林 | 申请（专利权）人： | 晶晨半导体（深圳）有限公司 |
| 主分类号： | G06F11/22 | 分类号： | G06F11/22;G11C29/10 |
| 代理公司： | 深圳市智胜联合知识产权代理有限公司 44368 | 代理人： | 李永华 |
| 地址： | 518054 广东省深圳市前海深港合作区前*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 通过 soc 测试 ddr 内存 稳定性 方法 | ||
【权利要求书】：
1.一种通过SOC测试DDR内存稳定性的方法，SOC对DDR进行读写，以DQS作为时钟，通过SOC调整DQS来找到DDR读写时DQS的Setuptime和holdtime，其特征在于，所述通过SOC测试DDR内存稳定性的方法包括如下步骤：
S1：通过SOC将DQS默认寄存器的值设置为B，逐个单位左移，当移动到A-1个单位出现DDR读写错误时，取A为左边界；
S2：通过SOC将DQS默认寄存器的值还原为B，逐个单位右移，当移动到C+1个单位出现DDR读写错误时，取C为右边界；
S3：通过公式[(B-A+1)*DDR对应频率下的时长]计算出DQS读写的Setuptime；通过公式[(C-B+1)*DDR对应频率下的时长]计算出DQS读写的holdtime；
DQS读写的Setuptime与DQS读写的holdtime差值越小，说明DDR稳定性越高。
2.根据权利要求1所述的通过SOC测试DDR内存稳定性的方法，其特征在于，DQS读写的Setuptime与DQS读写的holdtime的总和越接近DDR时钟的二分之一数值，说明DDR稳定性越高。
3.根据权利要求1所述的通过SOC测试DDR内存稳定性的方法，其特征在于，当DQS读写的Setuptime和DQS读写的holdtime均大于80ps时，说明DDR稳定性高。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于晶晨半导体（深圳）有限公司，未经晶晨半导体（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201911037762.8/1.html，转载请声明来源钻瓜专利网。
