[发明专利]一种通过SOC测试DDR内存稳定性的方法

说明书

本发明提出一种通过SOC测试DDR内存稳定性的方法，SOC对DDR进行读写，以DQS作为时钟，通过SOC调整DQS来找到DDR读写时DQS的Setup time和hold time，包括如下步骤：S1：通过SOC将DQS默认寄存器的值设置为B，逐个单位左移，当移动到A‑1个单位出现DDR读写错误时，取A为左边界；S2：通过SOC将DQS默认寄存器的值还原为B，逐个单位右移，当移动到C+1个单位出现DDR读写错误时，取C为右边界；S3：计算出DQS读写的Setup time和DQS读写的hold time；本通过SOC测试DDR内存稳定性的方法能够快速的测试出DDR内存的稳定性。

技术领域

本发明涉及DDR内存领域，尤其涉及一种通过SOC测试DDR内存稳定性的方法。

背景技术

在嵌入式系统中，随着DDR内存的频率越来越高，DDR内存对系统的要求也越来越高，DDR内存读写的时间也越来越小，很容易出现DDR读写的错误，造成系统死机，只有DDR内存的稳定性高才能防止DDR读写出现错误；现在主要是通过两种方法来测试嵌入式系统中DDR内存的稳定性：1.通过老化煲机来测试DDR内存的稳定性，这种测试方法需要耗费大量的时间，并且无法判断DDR内存余量是否足够；2.把PCB板寄回DDR内存厂商进行各项参数测试，这种测试方法花费高、耗时长，并且也无法避免PCB板的板材不同造成的差异；如何快速、低成本测试嵌入式系统中DDR内存的稳定性成为了业绩难题。

发明内容

为了解决上述问题，本发明提出一种通过SOC测试DDR内存稳定性的方法。

本发明通过以下技术方案实现的：

本发明提出一种通过SOC测试DDR内存稳定性的方法，SOC对DDR进行读写，以DQS作为时钟，通过SOC调整DQS来找到DDR读写时DQS的Setup time和hold time，所述通过SOC测试DDR内存稳定性的方法包括如下步骤：

S1：通过SOC将DQS默认寄存器的值设置为B，逐个单位左移，当移动到A-1个单位出现DDR读写错误时，取A为左边界；

S2：通过SOC将DQS默认寄存器的值还原为B，逐个单位右移，当移动到C+1个单位出现DDR读写错误时，取C为右边界；

S3：通过公式[(B-A+1)*DDR对应频率下的时长]计算出DQS读写的Setup time；通过公式[(C-B+1)*DDR对应频率下的时长]计算出DQS读写的hold time。

进一步的，DQS读写的Setup time与DQS读写的hold time的总和越接近DDR时钟的二分之一数值，说明DDR稳定性越高。

进一步的，DQS读写的Setup time与DQS读写的hold time差值越小，说明DDR稳定性越高。

进一步的，当DQS读写的Setup time和DQS读写的hold time均大于80ps时，说明DDR稳定性高。

本发明的有益效果：

1.本发明提出的通过SOC测试DDR内存稳定性的方法能够快速的测试出DDR内存的稳定性。

2.本发明提出的通过SOC测试DDR内存稳定性的方法通过软件即可进行测试，测试过程中系统负载较大，更加符合实际应用的要求。

附图说明

图1为本发明的通过SOC测试DDR内存稳定性的方法的步骤示意图。

具体实施方式

为了更加清楚、完整的说明本发明的技术方案，下面结合附图对本发明作进一步说明。