[发明专利]用于测量受测试装置的相位噪声的设备

说明书

本揭露公开一种用于测量受测试装置(DUT)的相位噪声的设备。在一些实施例中，公开一种用于形成多级噪声整形(MASH)式高阶Δ∑时间‑数字转换器(TDC)的设备。在一些实施例中，设备包括形成于集成电路(IC)芯片中的多个一阶Δ∑时间‑数字转换器，其中一阶Δ∑时间‑数字转换器中的每一个以多级噪声整形式配置彼此连接以提供多级噪声整形式高阶Δ∑时间‑数字转换器，其中多级噪声整形式高阶Δ∑时间‑数字转换器经配置以测量受测试装置(DUT)的相位噪声。

技术领域

本揭露涉及一种用于测量的设备，尤其是涉及一种用于测量受测试装置(DUT)的相位噪声的设备。

背景技术

测量相位噪声的当前方法是昂贵且复杂的。举例来说，用于锁相回路(phase-locked loop,PLL)抖动测量的高速度探针是昂贵的，且探针在高温下遭受接触问题。另一方面，相位噪声内建自测试(phase noise built-in self test,BIST)电路可能够检测芯片上PLL抖动性能信息且将其转换成低频数字信号。

测量锁相回路(PLL)内相位噪声的当前方法利用2阶Δ∑(delta sigma)时间-数字转换器(time-to-digital converter,TDC)。Δ∑转换器或调变器的一个特征在于其可将量化噪声塑形到反射低频输入噪声的较高频率。当前TDC结构利用级联式连续时间2阶Δ∑调变器。然而，高阶连续时间Δ∑调变器遭受稳定性问题。为了避免稳定性问题，当前TDC结构将时钟速率增加达到340兆赫兹(MHz)，例如，对于PLL和内建自测试(BIST)。然而，高频输入时钟并不适用于一般PLL应用。因此，用于测量PLL带内相位噪声的当前方法并不完全符合要求。

公开于此背景技术部分中的信息期望仅提供下文所述的用于本揭露的各种实施例的内容，且因此此背景技术部分可包括不必为现有技术信息的信息(即，本领域的普通技术人员已经知晓的信息)。因此，当前提出的发明人的工作在此背景技术部分中描述的程度上以及在提交时并未具有作为现有技术的资格的描述的方面既不明确地也不隐含地被认为针对本揭露的现有技术。

发明内容

本揭露的用于测量受测试装置(DUT)的相位噪声的设备包括第一相位检测器、第一电荷泵、第一电容器、第一电压控制延迟线(VCDL)以及第一1位时间-数字转换器(TDC)。第一相位检测器经配置以从受测试装置接收第一信号且从时序产生器接收第一时钟信号。第一相位检测器进一步经配置以测量第一信号与第一时钟信号之间的相位误差且输出第一相位误差信号。第一电荷泵经配置以接收第一相位误差信号且产生第一电流。第一电容器经配置以接收第一电流且提供第一电压。第一电压控制延迟线经配置以接收第二时钟信号和第一电压，且输出指示与第一电压成比例的延迟的第一延迟信号。第一1位时间-数字转换器经配置以接收第三时钟信号和第一延迟信号，以及如果第一延迟信号领先于第三时钟信号时输出第一逻辑值且如果第一延迟信号落后于第三时钟信号时输出第二逻辑值。

本揭露的多级噪声整形(MASH)式高阶Δ∑(delta sigma)时间-数字转换器(TDC)包括第一一阶Δ∑时间-数字转换器以及第二一阶Δ∑时间-数字转换器。第一一阶Δ∑时间-数字转换器，经配置以接收来自受测试装置(DUT)的第一信号以及第一时钟信号。第一一阶Δ∑时间-数字转换器经配置以测量第一信号与第一时钟信号之间的相位差且将相位差转换成第一数字值。第二一阶Δ∑时间-数字转换器，经配置以接收来自第一一阶Δ∑时间-数字转换器的第一残余信号以及第一时钟信号。第二一阶Δ∑时间-数字转换器经配置以测量第一残余信号与第一时钟信号之间的相位差且将相位差转换成第二数字值。