[发明专利]高密度基板和具有高密度基板的堆叠式硅封装组件

权利要求书

1.一种用于制造用于芯片封装组件的互连基板的方法，所述方法包括：

形成低密度布线区域；以及

在所述低密度布线区域的顶面上形成高密度布线区域，其中形成所述高密度布线区域包括：

在所述低密度布线区域的所述顶面上沉积第一种子层；

在所述第一种子层上图案化第一掩模层；

在所述第一种子层上形成多个第一导电柱；

去除暴露在所述多个第一导电柱之间的所述第一掩模层和所述第一种子层；以及

在所述多个第一导电柱之间沉积第一电介质层，其中所述多个第一导电柱中的至少一些第一导电柱被电耦合到包括所述低密度布线区域的导电布线。

2.根据权利要求1所述的方法，还包括：

减薄所述第一电介质层。

3.根据权利要求2所述的方法，其中减薄还包括：

蚀刻、抛光或研磨所述第一电介质层。

4.根据权利要求2所述的方法，其中减薄还包括：

将所述第一电介质层的厚度减小到小于约5μm。

5.根据权利要求2所述的方法，其中减薄所述第一电介质层还包括：

降低所述多个第一导电柱的高度。

6.根据权利要求1所述的方法，还包括：

在所述多个第一导电柱和所述第一电介质层上沉积第二种子层；

在所述第二种子层上图案化第二掩模层；

在所述第二种子层上形成多个第二导电柱；

去除暴露在所述多个第二导电柱之间的所述第二掩模层和所述第二种子层；以及

在所述多个第二导电柱之间沉积第二电介质层，其中所述多个第二导电柱中的第一导电柱被同轴地形成在所述多个第一导电柱中的第二导电柱上。

7.根据权利要求6所述的方法，还包括：

在所述多个第二导电柱和所述第二电介质层上沉积第三种子层；

在所述第三种子层上图案化第三掩模层；

在所述第三种子层上形成多个第三导电柱；

去除暴露在所述多个第三导电柱之间的所述第三掩模层和所述第三种子层；以及

在所述多个第三导电柱之间沉积第三电介质层，其中所述多个第三导电柱中的第三导电柱被同轴地形成在所述多个第一导电柱中的所述第一导电柱上。

8.根据权利要求7所述的方法，其中所述第一导电柱、所述第二导电柱和所述第三导电柱具有在彼此的1μm内的直径。

9.根据权利要求7所述的方法，还包括：

在沉积所述第三电介质层之前减薄所述第二电介质层。

10.根据权利要求1所述的方法，其中形成所述低密度布线区域还包括：

形成所述低密度布线区域的第一非导电层；以及

形成穿过所述低密度布线区域的所述第一非导电层的通孔，所述通孔被耦合到形成在所述高密度布线区域中的所述多个第一导电柱中的第一导电柱。

11.根据权利要求10所述的方法，其中形成所述通孔还包括：

激光打孔所述第一非导电层。

12.根据权利要求10所述的方法，还包括：

将所述第一电介质层的厚度减薄到小于所述第一非导电层的厚度，所述第一电介质层的厚度小于5μm。

13.根据权利要求1所述的方法，其中形成所述第一电介质层还包括：

在所述低密度布线区域的顶面上沉积非光可成像材料。

14.根据权利要求13所述的方法，其中沉积所述非光可成像材料还包括：

在所述低密度布线区域的顶面上沉积聚恶唑、聚酰亚胺或环氧树脂中的至少一种。