[发明专利]高密度基板和具有高密度基板的堆叠式硅封装组件

说明书

本公开的实施例涉及高密度基板和具有高密度基板的堆叠式硅封装组件。提供了具有一种用于芯片封装组件的高密度布线的改进的互连基板、具有高密度基板的芯片封装组件及其制造方法，其利用具有被设置在低密度布线区域上的高密度布线区域的基板。在一个示例中，提供了一种用于制造互连基板的方法，该方法包括：通过在低密度布线区域的顶面上沉积种子层来形成高密度布线区域，在种子层上图案化掩模层，在种子层上形成多个导电柱，去除暴露在导电柱之间的掩模层和种子层，并且在导电柱之间沉积电介质层，其中至少一些导电柱被电耦合到包括低密度布线区域的导电布线。

技术领域

本公开的示例总体上涉及一种用于芯片封装组件的基板，并且尤其涉及一种具有用于芯片封装组件的高密度布线的基板、以及具有该基板的芯片封装组件。

背景技术

电子设备(诸如平板电脑、计算机、复印机、数码相机、智能电话、控制系统和自动柜员机等)经常采用利用芯片封装组件以用于增加的功能性和更高的组件密度的电子组件。传统的芯片封装方案通常利用封装基板(通常与硅通孔(TSV)中介层相结合)来使得多个集成电路(IC)管芯能够被安装到单个封装基板。IC管芯可以包括存储器、逻辑或其他IC器件。

在很多芯片封装组件中，有机封装基板或中介层(统称为基板)上的高密度布线被用来以降低的成本满足对提高的性能的不满足的需求。然而，当前技术要求焊盘与通孔尺寸为2：1，以提供形成在基板中的布线中的通孔之间的可靠连接，从而限制了布线迹线的密度。此外，当前的通孔沉积技术通常会导致堆叠通孔之间不完美的对准，从而加剧应力开裂和过早的器件故障。在高带宽存储器(HBM)和逻辑芯片(诸如现场可编程门阵列(FPGA))被集成在需要高密度布线的单个封装组件中的应用中，对布线密度和通孔应力开裂的限制特别成问题。在这样的应用中，存储器和逻辑管芯可能在非常接近热结温度极限的温度下工作，这加剧了应力水平并且导致器件故障。

因此，需要一种用于芯片封装组件的具有高密度布线的改进的基板以及具有该基板的芯片封装组件。

发明内容

提供了一种具有用于芯片封装组件的高密度布线的改进的互连基板、具有高密度基板的芯片封装组件及其制造方法，其利用具有被设置在低密度布线区域上的高密度布线区域的基板。在一个示例中，提供了一种用于制造用于芯片封装组件的互连基板的方法，该方法包括：通过在低密度布线区域的顶面上沉积第一种子层来形成高密度布线区域，在第一种子层上图案化第一掩模层，在第一种子层上形成多个第一导电柱，去除暴露在多个第一导电柱之间的第一掩模层和第一种子层，以及在多个第一导电柱之间沉积第一电介质层，其中多个第一导电柱中的至少一些被电耦合到包括低密度布线区域的导电布线。

在另一示例中，还提供了一种用于制造芯片封装组件的方法，该方法包括：将IC管芯附接到形成在低密度布线区域的顶面上的高密度布线区域，该高密度布线区域具有多个电介质层，每个电介质层具有小于约5μm的厚度，高密度布线区域和低密度布线区域包括互连基板的一部分；以及回流被设置在IC管芯与互连基板之间的焊料互连以将IC管芯的电路与互连基板的电路机械和电耦合。

在另一示例中，提供了一种用于芯片封装组件的互连基板。互连基板包括低密度布线区域和高密度布线区域。低密度布线区域包括具有暴露的接触垫的底层、顶面和耦合暴露在底层上的接触垫的互连布线。高密度布线区域被设置在低密度布线区域的顶面上。高密度布线区域包括厚度小于约5μm的多个电介质层和延伸穿过多个电介质层的多个同轴对准的通孔。

在又一示例中，提供了一种芯片封装组件，其包括如本文所述的互连基板以及具有通过焊料互连而被耦合到互连基板的暴露的接触垫的集成电路管芯。焊料互连的焊料与通过多个电介质层暴露的通孔的表面直接接触。

附图说明

为了可以详细理解上述特征的方式，可以通过参考示例实现来进行上面简要概述的更具体的描述，其中一些示例在附图中被图示。但是，应当注意，附图仅图示了典型的示例性实现，因此不应当被视为对其范围的限制。