[发明专利]电源轨设计方法、装置及其非瞬时计算机可读介质在审
申请号: | 201911046322.9 | 申请日: | 2019-10-30 |
公开(公告)号: | CN112749526A | 公开(公告)日: | 2021-05-04 |
发明(设计)人: | 黄晟宸;吴韵如;林欣樟;高淑怡;陈志展;许家荣;林立镒 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
主分类号: | G06F30/39 | 分类号: | G06F30/39 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 王红艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电源 设计 方法 装置 及其 瞬时 计算机 可读 介质 | ||
1.一种电源轨设计方法,包含:
在一集成电路设计档中,辨识多个电源轨以及所对应的多个电源区域;
对于该集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证,以获取对应于各个这些电源区域中的这些电源轨的多个未违规电路区域;以及
将该集成电路设计档的这些电源轨对应的至少部分这些未违规电路区域进行加宽,以占据至少部分这些未违规电路区域。
2.根据权利要求1所述的电源轨设计方法,还包含:
对这些电路单元进行仿真产生电流与电压分析,以判断这些电路单元中的多个电性表现弱点区域;以及
仅将这些电源轨对应这些未违规电路区域以及这些电性表现弱点区域的交集加宽。
3.根据权利要求2所述的电源轨设计方法,其中,这些电性表现弱点区域为容易受到电源电压降以及/或电迁移影响的区域。
4.根据权利要求1所述的电源轨设计方法,还包含:
在该集成电路设计档中,判断自一电压源至这些电路单元中的多个电源传输路径中的一最小电阻路径;
在这些未违规电路区域以及这些电性表现弱点区域的交集中,判断位于该最小电阻路径上的多个候选区域;以及
仅将这些电源轨对应的这些候选区域加宽。
5.根据权利要求1所述的电源轨设计方法,其中,这些电源轨分别为一电源线或一接地线。
6.一种电源轨设计装置,包含:
一内存,配置以储存多个计算机可读指令;以及
一处理器,电性耦接于该内存,并配置以获取并执行这些计算机可读指令,以执行一电源轨设计方法,该电源轨设计方法包含:
在一集成电路设计档中,辨识多个电源轨以及所对应的多个电源区域;
对于该集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证,以获取对应于各个这些电源区域中的这些电源轨的多个未违规电路区域;以及
将该集成电路设计档的这些电源轨对应的至少部分这些未违规电路区域进行加宽,以占据至少部分这些未违规电路区域。
7.根据权利要求6所述的电源轨设计装置,其中,该电源轨设计方法还包含:
对这些电路单元进行仿真产生电流与电压分析,以判断这些电路单元中的多个电性表现弱点区域;以及
仅将这些电源轨对应的这些未违规电路区域以及这些电性表现弱点区域的交集加宽。
8.根据权利要求7所述的电源轨设计装置,其中,这些电性表现弱点区域为容易受到电源电压降以及/或电迁移影响的区域。
9.根据权利要求6所述的电源轨设计装置,其中,该电源轨设计方法还包含:
在该集成电路设计档中,判断自一电压源至这些电路单元中的多个电源传输路径中的一最小电阻路径;
在这些未违规电路区域以及这些电性表现弱点区域的交集中,判断位于该最小电阻路径上的多个候选区域;以及
仅将这些电源轨对应的这些候选区域加宽。
10.一种非瞬时计算机可读介质,包含多个计算机可读指令,其中当这些计算机可读指令由一计算机系统的一处理器执行时,使该处理器执行一电源轨设计方法,该电源轨设计方法包含下列步骤:
在一集成电路设计档中,辨识多个电源轨以及所对应的多个电源区域;
对于该集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证,以获取对应于各个这些电源区域中的这些电源轨的多个未违规电路区域;以及
将该集成电路设计档的这些电源轨对应的至少部分这些未违规电路区域进行加宽,以占据至少部分这些未违规电路区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911046322.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:磁性隧道结结构及制作方法
- 下一篇:一种顺酐加氢制γ-丁内酯的方法