[发明专利]电源轨设计方法、装置及其非瞬时计算机可读介质

说明书

本公开涉及一种电源轨设计方法、装置及其非瞬时计算机可读介质，该方法包含：在集成电路设计档中，辨识多个电源轨以及所对应的多个电源区域；对于集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证，以获取对应于各电源区域中的电源轨的多个未违规电路区域；以及将集成电路设计档的电源轨对应至少部分未违规电路区域进行加宽，以占据至少部分未违规电路区域。

技术领域

本发明涉及一种集成电路设计技术，且特别是涉及一种电源轨设计方法、装置及其非瞬时计算机可读介质。

背景技术

在电源轨上容易发生较严重的电迁移以及电压衰退，对于在电源规划(powerplan)时，为了降低电源轨上电迁移以及电压衰退所造成的负面影响，先前的方法大多为使用更多的绕线资源供电源规划使用，例如将电源轨从一个金属层(Metal layer)增加为两个金属层，但使用越多的金属层会使得绕线资源越来越少，提高设计的难度。

因此，如何设计一个新的电源轨设计方法、装置及其非瞬时计算机可读介质，乃为此一业界亟待解决的问题。

发明内容

发明内容旨在提供本发明内容的简化摘要，以使阅读者对本发明内容具备基本的理解。此发明内容并非本公开内容的完整概述，且其用意并非在指出本发明实施例的重要/关键组件或界定本发明的范围。

本发明内容的一目的是在提供一种电源轨设计方法、装置及其非瞬时计算机可读介质，藉以改善先前技术的问题。

为达上述目的，本发明内容的一技术方案是涉及一种电源轨(power rail)设计方法，包含：在集成电路设计档中，辨识多个电源轨以及所对应的多个电源区域(powerdomain)；对于集成电路设计档中经由布局及绕线(place and route)后产生的多个电路单元进行设计规范验证(design rule check；DRC)，以获取对应于各电源区域中的电源轨的多个未违规电路区域；以及将集成电路设计档的电源轨对应至少部分未违规电路区域进行加宽，以占据至少部分未违规电路区域。

本发明内容的另一技术方案涉及一种电源轨设计装置，包含：内存以及处理器。内存配置以储存多个计算机可读指令。处理器电性耦接于内存，并配置以获取并执行计算机可读指令，以执行电源轨设计方法，电源轨设计方法包含：在集成电路设计档中，辨识多个电源轨以及所对应的多个电源区域；对于集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证，以获取对应于各电源区域中的电源轨的多个未违规电路区域；以及将集成电路设计档的电源轨对应至少部分未违规电路区域进行加宽，以占据至少部分未违规电路区域。

本发明内容的又一技术方案涉及一种非瞬时计算机可读介质，包含多个计算机可读指令，其中当这些计算机可读指令由一计算机系统的一处理器执行时，使该处理器执行一电源轨设计方法，该电源轨设计方法包含：在集成电路设计档中，辨识多个电源轨以及所对应的多个电源区域；对于集成电路设计档中经由布局及绕线后产生的多个电路单元进行设计规范验证，以获取对应于各电源区域中的电源轨的多个未违规电路区域；以及将集成电路设计档的电源轨对应至少部分未违规电路区域进行加宽，以占据至少部分未违规电路区域。

本发明的电源轨设计方法、装置及其非瞬时计算机可读介质可在设计规范验证后，根据电路单元的未违规电路区域，来对电源轨加宽，以提高电源轨的电性表现。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1为本发明一实施例中一种电源轨设计装置的方框图；

图2为本发明一实施例中一种电源轨设计方法的流程图；

图3为本发明一实施例中一个集成电路的布局示意图；以及

图4为本发明一实施例中用以执行图2的步骤203的方法的流程图。

具体实施方式