[发明专利]一种两面封装的存储类产品封装结构及制造方法

说明书

一种两面封装的存储类产品封装结构及制造方法，封装结构包括基板，基板的正面设置基板正面芯片，基板的背面设置基板背面芯片，基板正面芯片与基板背面芯片均包括贴装在一起的若干层芯片，每层芯片均通过键合线与基板连接；通过基板正面塑封体和基板背面塑封体分别将基板的正面和背面连同表面上设置的芯片和键合线进行封装，塑封体的表面设置锡球；塑封体上开孔并在孔中设置导电柱，通过导电柱将基板与锡球连接。制造时首先在基板的一个面上完成若干层芯片的贴装，通过塑封体完成封装之后再翻转180度在基板的另一个面上进行相同操作，最后在基板一侧的塑封体上开孔并填充导电柱。本发明能降低塑封体厚度，并保证基板两面的塑封体应力互相平衡。

技术领域

本发明涉及半导体封装领域，具体涉及一种两面封装的存储类产品封装结构及制造方法。

背景技术

传统的存储类产品，封装体内部结构复杂，且存储容量的需求也越来越大，但由于芯片自身存储容量限制，故很多存储类封装产品，内部需要堆叠很多层芯片，以满足更高容量的存储要求，8层、16层及32层已经十分常见。而多层芯片堆叠，对于封装制程本身也带来很大的挑战，不单单是晶圆的减薄和划片，还有上芯、压焊和塑封，均提出了更高的要求。

由于产品内部需要多层芯片进行堆叠封装，故在封装制程中，堆叠层数的增多，制程风险也会明显的增加，易发生裂片、倾斜或者位置偏移等问题，对产品的品质带来一定隐患，整体良率也会受到影响，目前的半导体封装技术对此尚且没有一个较好的解决方案。

发明内容

本发明的目的在于针对上述现有技术中多层芯片堆叠带来制程风险较高的问题，提供一种两面封装的存储类产品封装结构及制造方法，通过在基板两侧进行芯片贴装，从而减少芯片堆叠层数，进而有效规避因单面堆叠多层芯片而带来的裂片、倾斜和偏移等问题，同时，芯片叠层厚度的减少使的产品单面塑封体厚度降低，减少应力，提升产品可靠性。

相较于现有技术，本发明有如下的技术方案：

一种两面封装的存储类产品封装结构，包括基板，基板的正面设置基板正面芯片，基板的背面设置基板背面芯片，基板正面芯片与基板背面芯片均包括贴装在一起的若干层芯片，每层芯片均通过键合线与基板连接；通过基板正面塑封体和基板背面塑封体分别将基板的正面和背面连同表面上设置的芯片和键合线进行封装，塑封体的表面设置锡球；塑封体上开孔并在孔中设置导电柱，通过导电柱将基板与锡球进行连接。

优选的，所述的基板正面芯片与基板背面芯片在基板的两侧位置对应。

优选的，基板的正面设置有一组或多组基板正面芯片，基板的背面对应设置有一组或多组基板背面芯片，基板正面芯片与基板背面芯片贴装的芯片层数相等。

优选的，所述的各层芯片均为已完成过减薄和划片的芯片。

优选的，芯片之间呈梯度倾斜布置，基板正面芯片与基板背面芯片的倾斜方式相同。

优选的，芯片之间以及最底层芯片与基板之间采用DAF固型膜或胶水进行贴装。

优选的，锡球设置在基板同一侧塑封体的表面，锡球对应设置在芯片贴装位置的外部。

本发明还公开了一种两面封装的存储类产品封装结构制造方法，包括以下步骤：

—将底层芯片粘贴在基板的正面并进行烘烤固化；

—将底层芯片与基板的正面通过键合线连接起来，形成信号通路；

—以相同的方式，在底层芯片上依次贴装其他各层芯片；在此过程中，完成一层芯片贴装，进行一次压焊，或者是完成多层芯片贴装之后，再进行压焊；

通过键合线将各层芯片连接起来，实现芯片与芯片、芯片与基板之间的互连；

—通过基板正面塑封体将基板的正面连同芯片和键合线进行封装；