[发明专利]硅晶绝缘体结构、半导体结构以及形成半导体结构的方法

说明书

本公开的一些实施例提供沟槽隔离的结构以及方法。在一些实施例中，公开一种硅晶绝缘体结构。硅晶绝缘体结构包括一基板、一介电层以及一多晶硅区域。基板包括一处理层、一绝缘层、一埋入层以及一沟槽。绝缘层是布设在处理层之上。埋入层是布设在绝缘层之上。沟槽是从埋入层的一上表面向下延伸，并在处理层中终止。介电层是位于沟槽的一底表面上，并接触处理层。多晶硅区域是位于沟槽中，并接触介电层。

技术领域

本公开涉及沟槽隔离的结构以及方法。

背景技术

深沟槽(deep trench)电容以及晶体管可作为半导体结构或集成电路(integrated circuits,IC)中的存储元件来使用。例如，尽管与诸如互补式金属氧化物半导体(complementary metal oxide semiconductor,CMOS)装置之类的装置相比，双极装置可提供更佳的性能，但双极互补式金属氧化物半导体(bipolar-CMOS,BiCMOS)的实施可能需要额外的特征，例如：深沟槽特征。

具有深沟槽的晶圆，例如：具有深沟槽的硅晶绝缘体(silicon-on-insulator,SOI)晶体管晶圆，容易受到充电过程的损害。这是因为当对基板以及栅极充电时，深沟槽的感应电荷导致基板电压下降。如此一来，基板以及栅极之间的未平衡的电压将导致栅极氧化物损害。

因此，现有的深沟槽半导体结构以及其方法并不完全令人满意。

发明内容

本公开的一些实施例提供一种硅晶绝缘体结构。硅晶绝缘体结构包括一基板、一介电层以及一多晶硅区域。基板包括一处理层、一绝缘层、一埋入层以及一沟槽。绝缘层是布设在处理层之上。埋入层是布设在绝缘层之上。沟槽是从埋入层的一上表面向下延伸，并在处理层中终止。介电层是位于沟槽的一底表面上，并接触处理层。多晶硅区域是位于沟槽中，并接触介电层。

本公开的一些实施例提供一种半导体结构。半导体结构包括一基板以及一介电层。基板包括一处理层、一绝缘层、一埋入层以及多个沟槽。绝缘层是布设在处理层之上。埋入层是布设在绝缘层之上。沟槽的每一者从埋入层的一上表面向下延伸，并在处理层中终止。介电层是位于沟槽的每一者的一底表面上，并接触处理层。

本公开的一些实施例提供一种形成半导体结构的方法。形成半导体结构的方法包括在一硅晶绝缘体基板上形成一保护层；在保护层上形成一第一多晶硅区域；形成一沟槽，沟槽从第一多晶硅区域的一上表面向下延伸并在硅晶绝缘体基板的一处理层中终止；形成一介电层，介电层围绕沟槽的多个侧壁以及沟槽的一底表面，并接触处理层；形成一第二多晶硅区域，第二多晶硅区域填充沟槽并接触介电层。

本公开提出一种硅晶绝缘体结构，包括：

一基板，包括：

一处理层；

一绝缘层，布设在该处理层之上；

一埋入层，布设在该绝缘层之上；以及

一沟槽，从该埋入层的一上表面向下延伸，并在该处理层中终止；一介电层，位于该沟槽的一底表面上，并接触该处理层；以及

一多晶硅区域，位于该沟槽中，并接触该介电层。

优选地，其中该沟槽具有大于约2微米的深度。

优选地，其中该沟槽具有约3.5微米的深度。

优选地，其中该介电层包括氧化硅。

优选地，其中该介电层具有在约500埃至约0.1微米之间的范围的一厚度。

优选地，其中该介电层包括一氧化物衬壁的一子层以及一氧化物衬垫的一子层，且该氧化物衬壁的该子层具有约150埃至约300埃之间的一厚度，而该氧化物衬垫的该子层具有约350埃至约1000埃之间的一厚度。