[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种包括气态间隔件的半导体器件及其形成方法。在一个实施例中，一种方法，包括：在衬底上形成栅极叠层；在所述栅极叠层的侧壁上形成第一栅极间隔件；在所述第一栅极间隔件上形成第二栅极间隔件；移除所述第二栅极间隔件的一部分，保留所述第二栅极间隔件的至少一部分；移除所述第一栅极间隔件，以形成第一开口；以及在移除所述第一栅极间隔件后，通过所述第一开口移除所述第二栅极间隔件的所述保留部分。

技术领域

本申请的实施例涉及半导体领域，并且更具体地，涉及半导体器件及其制造方法。

背景技术

半导体器件用于各种电子应用，比如个人计算机、手机、数码相机和其他电子设备。半导体器件通常通过在半导体衬底上顺序沉积绝缘或介电层、导电层和半导体材料层，并使用光刻图案化各种材料层以在其上形成电路部件和元件来制造。

半导体工业通过不断减小最小部件尺寸来继续改善各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这使更多部件可集成到给定区域中。但是，随着最小部件尺寸的减小，出现了应该解决的其他问题。

发明内容

根据本申请的实施例，提供了一种制造半导体器件的方法，包括：在衬底上形成栅极叠层；在所述栅极叠层的侧壁上形成第一栅极间隔件；在所述第一栅极间隔件上形成第二栅极间隔件；移除所述第二栅极间隔件的一部分，其中，保留所述第二栅极间隔件的至少一部分；移除所述第一栅极间隔件，以形成第一开口；以及在移除所述第一栅极间隔件后，通过所述第一开口移除所述第二栅极间隔件的保留部分。

根据本申请的实施例，提供了一种制造半导体器件的方法，包括：在半导体衬底上形成栅极叠层；在所述栅极叠层的侧壁上形成栅极间隔件；在所述栅极叠层的相对侧上外延生长源极/漏极区域；移除所述栅极间隔件的至少一部分，以形成开口；以及沉积密封所述开口的介电层，并在所述栅极间隔件的侧壁上限定气态间隔件。

根据本申请的实施例，提供了一种半导体器件，包括：栅极叠层，所述栅极叠层位于半导体衬底上；第一栅极间隔件，所述第一栅极间隔件设置在所述栅极叠层的侧壁上；接触蚀刻停止层，所述接触蚀刻停止层靠近所述第一栅极间隔件；气态间隔件，所述气态间隔件设置在所述栅极叠层和所述接触蚀刻停止层之间；以及外延源极/漏极区域，所述外延源极/漏极区域位于所述半导体衬底中，其中，所述气态间隔件的至少一部分延伸在所述外延源极/漏极区域和所述半导体衬底之间。

附图说明

当与附图一起阅读时，从下面的详细描述可以最好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。

图1示出了根据一些实施例的三维视图中的FinFET的示例。

图2、图3、图4、图5、图6、图7、图8A至图8D、图9A至图9D、图10A至图10D、图11A至图11E、图12A至图12D、图13A至图13D、图14A至图14D、图15A至图15D、图16A至图16E、图17A至图17D、图18A至图18E、图19A至图19D、图20A至图20D和凸21A至图21D是根据一些实施例的FinFET制造中的中间阶段的截面图。

具体实施方式

以下公开为实现本发明的不同功能提供了诸多不同的实施例或者实例。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括在第一部件和第二部件之间形成的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本发明可能会在各种实例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。