[发明专利]一种芯片内的单向链路以及芯片

权利要求书

1.一种芯片内的单向链路，所述芯片具有CPU，其特征在于，所述单向链路包括若干个外设驱动模块以及若干个连接通道；若干外设驱动模块包括起始外设驱动模块以及结束外设驱动模块，所述连接通道用于各外设驱动模块间的连接以及所述结束外设驱动模块与CPU的连接；所述外设驱动模块设置有接收触发信号的接收端以及发送触发完成信号的发送端；所述起始外设驱动模块的接收端连接CPU的一个信号输出端，结束外设驱动模块的发送端通过一连接通道连接CPU的一个信号输入端；所述连接通道具有输入端与输出端，其输入端连接的外设驱动模块为该连接通道的源外设驱动模块，其输出端连接的外设驱动模块为该连接通道的目的外设驱动模块；所述连接通道的输入端连接该连接通道的源外设驱动模块的发送端，所述连接通道的输出端连接该连接通道的所述目的外设驱动模块的接收端或CPU的所述信号输入端；所述连接通道的输入端接收源信号，输出端发送目的信号，所述源信号为连接通道的所述源外设驱动模块的触发完成信号，所述目的信号是连接通道的目的外设驱动模块的触发信号或者是发送给所述CPU的结束信号。

2.根据权利要求1所述的单向链路，其特征在于，所述连接通道内包括源信号触发结果检测单元，所述源信号触发结果检测单元包括用于检测所述源外设驱动模块是否触发完成的触发结果检测器，所述触发结果检测器的输入端连接至所述连接通道的输入端，输出端连接至所述连接通道的输出端。

3.根据权利要求2所述的单向链路，其特征在于，所述单向链路包括若干级支路系统，每一级支路系统的各支路包括至少一个外设驱动模块。

4.根据权利要求3所述的单向链路，其特征在于，每一级所述支路系统的各支路合路连接用的连接通道作为合路连接通道，所述合路连接通道的源外设驱动模块为多个，所述合路连接通道包括多个输入端，每一输入端对应连接一源外设驱动模块的发送端；相对应的，所述合路连接通道的所述源信号触发结果检测单元包括多个触发结果检测器，各触发结果检测器与该合路连接通道的各输入端一一对应设置。

5.根据权利要求4所述的单向链路，其特征在于，所述合路连接通道包括与门电路，所述合路连接通道的各触发结果检测器的输出端与所述与门电路的各输入端一一对应连接，所述与门电路的输出端连接至所述合路连接通道的输出端。

6.根据权利要求5所述的单向链路，其特征在于，所述外设驱动模块的发送端通过一个连接通道连接多个目的外设驱动模块以分路；

或者，所述外设驱动模块的发送端通过多个连接通道连接多个目的外设驱动模块以分路。

7.根据权利要求2所述的单向链路，其特征在于，所述单向链路上的各外设驱动模块，从所述起始外设驱动模块接收CPU发送的触发信号开始依次触发，当所述结束外设驱动模块触发完成且所述结束外设驱动模块通过所述连接通道发送触发完成信号给CPU时，所述单向链路完成一轮操作；每一轮单向链路的操作中，所述连接通道的源外设驱动模块需要Tx次触发，所述连接通道内设置有缓存区，所述缓存区内设置有自循环计数器，用于记录所述源外设驱动模块的触发次数，所述自循环计数器连接至所述连接通道的输出端；所述触发结果检测器的输出端连接所述缓存区的输入端。

8.根据权利要求7所述的单向链路，其特征在于，所述缓存区内还设置有FIFO缓存器，用于记录所述源外设驱动模块Tx次触发的每次触发条件，所述源外设驱动模块按照各触发条件依次触发。