[发明专利]一种芯片内的单向链路以及芯片

说明书

本发明涉及一种芯片内的单向链路以及芯片，涉及芯片应用领域；所述芯片具有CPU，其特征在于，所述单向链路包括若干个外设驱动模块以及若干个连接通道；若干外设驱动模块包括起始外设驱动模块以及结束外设驱动模块，所述连接通道用于各外设驱动模块间的连接以及所述结束外设驱动模块与CPU的连接；所述外设功能模块设置有接收触发信号的接收端以及发送触发完成信号的发送端；所述起始外设驱动模块的接收端连接CPU的一个信号输出端，结束外设驱动模块的发送端通过一连接通道连接CPU的一个信号输入端。本发明的单向链路由连接通道来辅助CPU对外设驱动模块的触发响应，充分的释放了CPU，提升了芯片的性能。

技术领域

本发明涉及芯片应用领域，特别是涉及一种芯片内的单向链路以及芯片。

背景技术

片内、外设是两个概念，片内指做成芯片的集成电路内部，简称片内；外设是外部设备的简称，是指集成电路芯片外部的设备。集成电路芯片与外部设备的连接一般需要专门的接口电路和总线的连接(包括控制总线路、地址总线和数据总线等)。由于大规模集成电路的技术发展得很快，现在许多芯片在制造时已经能够将部分接口电路和总线集成到芯片内部。对于这部分电路与传统的接口电路和总线是有区别的，为了加于区别可以称之为片内外设，其含义是在集成电路芯片内部集成的用于与外部设备连接的接口电路和总线。因此，简单的说，“片内外设”是芯片内部用于与外部设备连接的接口电路和总线。

现有技术中的片内外设的功能的触发都是通过CPU完成的，CPU不仅要实现各种运算，当有外设功能请求时，需要停下当前的工作，处理外设请求，去触发相应的外设功能模块，当外设功能实现之后，又会给CPU反馈完成信息，此时CPU又会中会中断当前的工作，对结果进行判断与处理，并且触发下一个外设功能模块的工作。

可知，CPU在执行运算等其他功能时，经常会被外设功能锁终端所打断，工作效率低。

发明内容

本发明的第一目的旨在提供一种芯片内的单向链路，挂靠在此单向链路上的各外设驱动模块实现顺次自动触发，能够充分减少CPU对外设驱动模块的响应中断，提高CPU的利用率。本发明的第一目的通过以下技术方案实现：

一种芯片内的单向链路，所述芯片具有CPU，其特征在于，所述单向链路包括若干个外设驱动模块以及若干个连接通道；若干外设驱动模块包括起始外设驱动模块以及结束外设驱动模块，所述连接通道用于各外设驱动模块间的连接以及所述结束外设驱动模块与CPU的连接；所述外设驱动模块设置有接收触发信号的接收端以及发送触发完成信号的发送端；所述起始外设驱动模块的接收端连接CPU的一个信号输出端，结束外设驱动模块的发送端通过一连接通道连接CPU的一个信号输入端；所述连接通道具有输入端与输出端，其输入端连接的外设驱动模块为该连接通道的源外设驱动模块，其输出端连接的外设驱动模块为该连接通道的目的外设驱动模块；所述连接通道的输入端连接该连接通道的源外设驱动模块的发送端，所述连接通道的输出端连接该连接通道的所述目的外设驱动模块的接收端或CPU的所述信号输入端；所述连接通道的输入端接收源信号，输出端发送目的信号，所述源信号为连接通道的所述源外设驱动模块的触发完成信号，所述目的信号是连接通道的目的外设驱动模块的触发信号或者是发送给所述CPU的结束信号。

具体地，所述连接通道内包括源信号触发结果检测单元，所述源信号触发结果检测单元包括用于检测所述源外设驱动模块是否触发完成的触发结果检测器，所述触发结果检测器的输入端连接至所述连接通道的输入端，输出端连接至所述连接通道的输出端。

进一步地，所述单向链路包括若干级支路系统，每一级支路系统的各支路包括至少一个外设驱动模块。

具体地，每一级所述支路系统的各支路合路连接用的连接通道作为合路连接通道，所述合路连接通道的源外设驱动模块为多个，所述合路连接通道包括多个输入端，每一输入端对应连接一源外设驱动模块的发送端；相对应的，所述合路连接通道的所述源信号触发结果检测单元包括多个触发结果检测器，各触发结果检测器与该合路连接通道的各输入端一一对应设置。